DIALOG(R)File 345:Inpadoc/Fam.& Legal Stat

(c) 2004 EPO. All rts. reserv.

18693562

Basic Patent (No, Kind, Date): JP 2003058107 A2 20030228 <No. of Patents: 001>

LIGHT EMISSION DEVICE AND ITS DRIVING METHOD (English)

Patent Assignee: SEMICONDUCTOR ENERGY LAB

Author (Inventor): INUKAI KAZUTAKA

IPC: \*G09G-003/30; G09F-009/30; G09G-003/20; H05B-033/14

Derwent WPI Acc No: G 03-272075 Language of Document: Japanese

Patent Family:

Patent No Kind Date Applic No Kind Date

JP 2003058107 A2 20030228 JP 2001244358 A 20010810 (BASIC)

Priority Data (No,Kind,Date):

JP 2001244358 A 20010810

DIALOG(R)File 347:JAPIO

(c) 2004 JPO & JAPIO. All rts. reserv.

07564266

\*\*Image available\*\*

LIGHT EMISSION DEVICE AND ITS DRIVING METHOD

PUB. NO.:

**2003-058107** [JP 2003058107 A]

**PUBLISHED:** 

February 28, 2003 (20030228)

**INVENTOR(s): INUKAI KAZUTAKA** 

APPLICANT(s): SEMICONDUCTOR ENERGY LAB CO LTD

APPL. NO.:

2001-244358 [JP 2001244358]

FILED:

August 10, 2001 (20010810)

INTL CLASS:

G09G-003/30; G09F-009/30; G09G-003/20; H05B-033/14

#### **ABSTRACT**

PROBLEM TO BE SOLVED: To provide an active matrix type light emission device capable of performing sharp multi-level display.

SOLUTION: In this light emission device, each of a plurality of pixels has an organic light emitting diode, a driving TFT(thin film transistor) group controlling respectively the light emission of the organic light emitting diode, a switching TFT and an erasing TFT controlling the switching of the driving TFT group. Then, a plurality of third TFTs are connected in series at least by twos and third TFTs which are connected in series by twos are connected in parallel by two or more between the pixel electrode had by the organic light emitting diode and a power source line in this device.

# (19)日本国特許庁 (JP)

# (12)公開特許公報 (A)

# (11)特許出願公開番号 特開2003-58107

(P2003-58107A) (43)公開日 平成15年2月28日(2003.2.28)

(参考	テーマコート・	+				FΙ		識別記号	. 7	(51) Int. Cl.
	07	3K00	J		3/30	G09G			3/30	G09G
	80	5C08		338	9/30	G09F		338	9/30	G09F
	94	5C09	Z	365				365		
		*	H	611	3/20	G09G		611	3/20	G09G
			В	624				624		
こ続く	最終頁に	頁)	(全28]	OL	請求項の数15	未請求	審査請求			

(21)出願番号 特顧2001-244358(P2001-244358) (71)出願人 000153878

(22) 出願日 平成13年8月10日(2001.8.10)

株式会社半導体エネルギー研究所 神奈川県厚木市長谷398番地

(72)発明者 犬飼 和隆

神奈川県厚木市長谷398番地 株式会社半 導体エネルギー研究所内


最終頁に続く

# (54) 【発明の名称】発光装置及びその駆動方法

# (57) 【要約】

【課題】 鮮明な多階調表示の可能なアクティブマトリクス型の発光装置を提供する。

【解決手段】 複数の画素が、有機発光素子と、有機発光素子の発光をそれぞれ制御する駆動用TFT群と、駆動用TFT群のスイッチングを制御するスイッチング用TFT及び消去用TFTとをそれぞれ有している。そして、有機発光素子が有する画素電極と、電源線の間において、複数の第3のTFTが、少なくとも2つづつ直列に接続されており、2つづつ直列に接続されている第3のTFTが2つ以上並列に接続されていることを特徴とする発光装置。



#### 【特許請求の範囲】

【請求項1】複数の画素を有する発光装置であって、 前記画素は、第1のTFTと、第2のTFTと、複数の 第3のTFTと、有機発光素子と、信号線と、電源線と を有しており、

前記第1のTFTのソースとドレインは、一方は前記信号線に、他方は全ての前記複数の第3のTFTのゲート電極に接続されており、

前記第2のTFTのソースとドレインは、一方は前記電源線に、他方は全ての前記複数の第3のTFTのゲート 10電極に接続されており、

前記有機発光素子が有する画素電極と、前記電源線の間において、前記複数の第3のTFTが、少なくとも2つずつ直列に接続されており、前記2つずつ直列に接続されている第3のTFTが2つ以上並列に接続されていることを特徴とする発光装置。

【請求項2】複数の画素を有する発光装置であって、 前記画素は、第1のTFTと、第2のTFTと、複数の 第3のTFTと、有機発光素子と、信号線と、電源線 と、第1の走査線と、第2の走査線とを有しており、 前記第1のTFTのゲートは前記第1の走査線に接続さ れており、

前記第2のTFTのゲートは前記第2の走査線に接続されており、

前記第1のTFTのソースとドレインは、一方は前記信号線に、他方は全ての前記複数の第3のTFTのゲート電極に接続されており、

前記第2のTFTのソースとドレインは、一方は前記電源線に、他方は全ての前記複数の第3のTFTのゲート電極に接続されており、

前記有機発光素子が有する画素電極と、前記電源線の間において、前記複数の第3のTFTが、少なくとも2つずつ直列に接続されており、前記2つずつ直列に接続されている第3のTFTが2つ以上並列に接続されていることを特徴とする発光装置。

【請求項3】請求項1または請求項2において、

前記複数の第3のTFTは、全て極性が同じであることを特徴とする発光装置。

【請求項4】請求項1乃至請求項3のいずれか1項において、

前記有機発光素子の画素電極が陽極であり、前記複数の 第3のTFTは、全てpチャネル型TFTであることを 特徴とする発光装置。

【請求項5】請求項1乃至請求項3のいずれか1項において.

前記有機発光素子の画素電極が陰極であり、前記複数の 第3のTFTは、全てnチャネル型TFTであることを 特徴とする発光装置。

【請求項6】第1の期間において、第1のTFTはオン 接続されており、前記2つずつ直列に接続されており、第2のTFTはオフになり、前記第1のTFT 50 3のTFTが2つ以上並列に接続されており、

を介してデジタルビデオ信号が全ての複数の第3のTF Tのゲート電極に入力され、

第2の期間において、前記第1のTFT及び前記第2の TFTがオフになることで前記複数の第3のTFTのゲート電圧が保持され、

第3の期間において、前記第1のTFTはオフになり、 前記第2のTFTがオンになることによって前記複数の 第3のTFTのソースとゲートが接続され、

有機発光素子が有する画素電極と電源線の間において、前記複数の第3のTFTが、少なくとも2つずつ直列に接続されており、前記2つずつ直列に接続されている第3のTFTが2つ以上並列に接続されていることを特徴とする発光装置の駆動方法。

【請求項7】1フレーム期間に、n個(nは自然数)の第1の期間と、n個の第2の期間と、少なくとも1つの第3の期間とが設けられた発光装置の駆動方法であって、

前記第1の期間において、第1のTFTはオンになり、 第2のTFTはオフになり、前記第1のTFTを介して でジタルビデオ信号が全ての複数の第3のTFTのゲー ト電極に入力され、

前記第2の期間において、前記第1のTFT及び前記第2のTFTがオフになることで前記複数の第3のTFTのゲート電圧が保持され、

前記第3の期間において、前記第1のTFTはオフになり、前記第2のTFTがオンになることによって前記複数の第3のTFTのソースとゲートが接続され、

有機発光素子が有する画素電極と電源線の間において、前記複数の第3のTFTが、少なくとも2つずつ直列に30 接続されており、前記2つずつ直列に接続されている第3のTFTが2つ以上並列に接続されていることを特徴とする発光装置の駆動方法。

【請求項8】1フレーム期間に、n個(nは自然数)の第1の期間と、n個の第2の期間と、少なくとも1つの第3の期間とが設けられた発光装置の駆動方法であって、

前記第1の期間において、第1のTFTはオンになり、 第2のTFTはオフになり、前記第1のTFTを介して デジタルビデオ信号が全ての複数の第3のTFTのゲー 40 ト電極に入力され、

前記第2の期間において、前記第1のTFT及び前記第 2のTFTがオフになることで前記複数の第3のTFT のゲート電圧が保持され、

前記第3の期間において、前記第1のTFTはオフになり、前記第2のTFTがオンになることによって前記複数の第3のTFTのソースとゲートが接続され、

有機発光素子が有する画素電極と電源線の間において、前記複数の第3のTFTが、少なくとも2つずつ直列に接続されており、前記2つずつ直列に接続されている第3のTFTが2つ以上並列に接続されており、

1

前記n個の第2の期間の長さの比は、 $1:2:2^{2}:$  …:  $2^{n-1}$ であることを特徴とする発光装置の駆動方法。

【請求項9】第1のTFTと、第2のTFTと、第3の TFTと、有機発光素子と、信号線と、電源線とを有す る複数の画素を備えた発光装置の駆動方法であって、

前記第1のTFTのソースとドレインは、一方は前記信号線に、他方は全ての前記第3のTFTのゲート電極に接続されており、

前記第2のTFTのソースとドレインは、一方は前記電 10 法。 源線に、他方は全ての前記第3のTFTのゲート電極に 【請 接続されており、 にま

前記第3のTFTは、ソースが前記電源線に、ドレイン が前記有機発光素子が有する画素電極に接続されてお り、

第1の期間において、第1のTFTがオンになり、かつ 第2のTFTがオフになることで、前記第1のTFTを 介してアナログビデオ信号が第3のTFTのゲート電極 に入力され、

第2の期間において、前記第1のTFT及び前記第2の 20 TFTがオフになることで前記第3のTFTのゲート電 圧が保持され、

第3の期間において、前記第1のTFTがオフになり、 かつ前記第2のTFTがオンになることによって前記第 3のTFTのソースとゲートが接続され、

前記第3のTFTは、ソースが有機発光素子の有する画素電極に接続されており、ドレインに電源から一定の電圧が印加されていることを特徴とする発光装置の駆動方法。

【請求項10】第1のTFTと、第2のTFTと、複数 30 の第3のTFTと、有機発光素子と、信号線と、電源線とを有する複数の画素を備えた発光装置の駆動方法であって、

前記第1のTFTのソースとドレインは、一方は前記信 号線に、他方は全ての前記複数の第3のTFTのゲート 電極に接続されており、

前記第2のTFTのソースとドレインは、一方は前記電源線に、他方は全ての前記複数の第3のTFTのゲート電板に接続されており、

前記有機発光素子が有する画素電極と、前記電源線の間 40 において、前記複数の第3のTFTが、少なくとも2つずつ直列に接続されており、前記2つずつ直列に接続されている第3のTFTが2つ以上並列に接続されており、

第1の期間において、第1のTFTがオンになり、かつ 第2のTFTがオフになることで、前記第1のTFTを 介してアナログビデオ信号が全ての複数の第3のTFT のゲート電極に入力され、

第2の期間において、前記第1のTFT及び前記第2の 光の状態にする第3の TFTがオフになることで前記複数の第3のTFTのゲ 50 発光装置の駆動方法。

ート電圧が保持され、

第3の期間において、前記第1のTFTがオフになり、 かつ前記第2のTFTがオンになることによって前記複 数の第3のTFTのソースとゲートが接続され、

有機発光素子が有する画素電極と、一定の電圧が印加されている電源線の間において、前記複数の第3のTFTが、少なくとも2つずつ直列に接続されており、前記2つずつ直列に接続されている第3のTFTが2つ以上並列に接続されていることを特徴とする発光装置の駆動方法。

【請求項11】請求項6乃至請求項10のいずれか1項において、

前記複数の第3のTFTは、全て極性が同じであること を特徴とする発光装置の駆動方法。

【請求項12】請求項6乃至請求項11のいずれか1項 において、

前記有機発光素子の画素電極が陽極であり、前記複数の 第3のTFTは、全てpチャネル型TFTであることを 特徴とする発光装置の駆動方法。

0 【請求項13】請求項6乃至請求項11のいずれか1項 において、

前記有機発光素子の画素電極が陰極であり、前記複数の第3のTFTは、全てnチャネル型TFTであることを 特徴とする発光装置の駆動方法。

【請求項14】有機発光素子を有する画素を複数備えた 発光装置の駆動方法であって、

1フレーム期間に、各画素にビデオ信号を書き込み、前記有機発光素子を前記ビデオ信号に応じて発光または非発光の状態にすることで表示を行う第1の期間と、前記表示を維持する第2の期間と、前記有機発光素子を非発光の状態にする第3の期間とを有することを特徴とする発光装置の駆動方法。

【請求項15】第1のTFTと、第2のTFTと、第3のTFTと、有機発光素子と、信号線と、電源線とを有する複数の画素を備えた発光装置の駆動方法であって、前記第1のTFTのソースとドレインは、一方は前記信号線に、他方は全ての前記第3のTFTのゲート電極に接続されており、

前記第2のTFTのソースとドレインは、一方は前記電源線に、他方は全ての前記第3のTFTのゲート電極に接続されており、

前記第3のTFTは、ソースが前記電源線に、ドレインが前記有機発光素子が有する画素電極に接続されており、

1フレーム期間に、各画素にビデオ信号を書き込み、前記有機発光素子を前記ビデオ信号に応じて発光または非発光の状態にすることで表示を行う第1の期間と、前記表示を維持する第2の期間と、前記有機発光素子を非発光の状態にする第3の期間とを有することを特徴とする発光技量の取動方法

4

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、基板上に形成された有機発光素子(OLED:Organic Light Emitting Diode)を、該基板とカバー材の間に封入したOLEDパネルに関する。また、該OLEDパネルにコントローラを含むIC等を実装した、OLEDモジュールに関する。なお本明細書において、OLEDパネル及びOLEDモジュールを共に発光装置と総称する。本発明はさらに、該発光装置の駆動方法及び該発光装置を用いた電子 10機器に関する。

[0002]

【従来の技術】OLEDは自ら発光するため視認性が高く、液晶表示装置(LCD)で必要なバックライトが要らず薄型化に最適であると共に、視野角にも制限が無い。そのため、近年OLEDを用いた発光装置は、CRTやLCDに代わる表示装置として注目されている。発光装置は有機ELディスプレイ(OELD:Organic ELDisplay)又は有機ライトエミッティングダイオードとも呼ばれている。

【0003】OLEDは、電場を加えることで発生するルミネッセンス(Electroluminescence)が得られる有機化合物(有機発光材料)を含む層(以下、有機発光層と記す)と、陽極層と、陰極層とを有している。有機化合物におけるルミネッセンスには、一重項励起状態から基底状態に戻る際の発光(蛍光)と三重項励起状態から基底状態に戻る際の発光(リン光)とがあるが、本発明の発光装置は、上述した発光のうちの、いずれか一方の発光を用いていても良い。

【0004】なお、本明細書では、OLEDの陽極と陰極の間に設けられた全ての層を有機発光層と定義する。有機発光層には具体的に、発光層、正孔注入層、電子注入層、正孔輸送層、電子輸送層等が含まれる。基本的にOLEDは、陽極/発光層/陰極が順に積層された構造を有しており、この構造に加えて、陽極/正孔注入層/発光層/陰極や、陽極/正孔注入層/発光層/陰極等の順に積層した構造を有していることもある。

【0005】ところで、発光装置の駆動方法の1つに、アナログ方式の駆動方法(アナログ駆動法)がある。以下、発光装置のアナログ駆動法について説明する。

 6

用TFT1804のゲート電極及び各画素が有するコンデンサ1808にそれぞれ接続されている。

【0007】なお、本明細書において接続とは、特に記載のない限り電気的な接続を意味する。

【0008】各画素が有する駆動用TFT18040ソース領域は電源線 $V1\sim Vx$ のいずれか1つに接続されており、ドレイン領域はOLED1806の画素電極に接続されている。電源線 $V1\sim Vx$ は、各画素が有するコンデンサ1808に接続されている。

【0009】OLED1806は陽極と、陰極と、陽極と、陽極と陰極の間に設けられた有機発光層とを有する。OLED1806の陽極が駆動用TFT1804のソース領域またはドレイン領域と接続している場合、OLED1806の陰極が駆動用TFT1804のソース領域またはドレイン領域と接続している場合、OLED1806の陰極が画素電極となる。本明細書では、陽極を画素電極として用いる場合は陰極を対向電極と呼び、陰極を画素電極として用いる場合は陽極を対向電極と呼ぶ。

20 【0010】画素電極の電圧と対向電極の電圧の電圧差が、OLED駆動電圧として有機発光層にかかる。なお、本明細書において電圧とは、特に記載のない限りグラウンドとの電位差を意味する。

【0011】図18で示した発光装置を、アナログ駆動 法で駆動させたときの各画素の動作について説明する。

【0012】まず電源線V1~Vxの電圧は一定の高さに保たれている。そして対向電極の電圧も一定の高さに保たれている。電源線V1~Vxの電圧と対向電極の電圧は、電源線V1~Vxの電圧がOLEDの画素電極に30 与えられたときに、OLEDが発光する程度に電源電圧との間に電圧差を有している。

【0013】走査線駆動回路によって走査線G1~Gyが順に選択される。本明細書において走査線が選択されるとは、該走査線にゲート電極が接続された薄膜トランジスタが全てオンの状態になることを意味する。よって、各走査線にゲート電極が接続されているスイッチング用TFT1801が順にオンになる。

【0014】そして、信号線S1~Sxに順にアナログのビデオ信号が入力される。信号線S1~Sxに入力さ40 れたアナログのビデオ信号は、スイッチング用TFT1801を介して駆動用TFT1804のゲート電極に入力される。

【0015】駆動用TFT1804のチャネル形成領域を流れる電流の量は、駆動用TFT1804のゲート電極に入力される信号の電圧によって制御される。よって、OLED1806の画素電極にかかる電圧は、駆動用TFT1804のゲート電極に入力されたアナログのビデオ信号の電圧によって決まる。よって、OLED1806はアナログのビデオ信号の電圧に制御されて発光

【0016】全ての画素において上述した動作が行われ ることで、1つの画像が形成される。なお、アナログの ビデオ信号によって全ての画素のOLEDの発光量が制 御されるまでの期間を1フレーム期間と呼ぶ。

【0017】以上のように、アナログのビデオ信号によ ってOLEDの発光量が制御され、その発光量の制御に よって階調表示がなされる。

#### [0018]

【発明が解決しようとする課題】上述したアナログ駆動 法において、OLEDに供給される電流量が駆動用TF 10 い)という問題もあった。 Tのゲート電圧によって制御される様子を図19 (A)、(B)を用いて詳しく説明する。

【0019】図19(A)は、ゲート/ソース間の電圧 (ゲート電圧) V<sub>6</sub> s を変化させたときの、駆動用TFT のソース/ドレイン間電圧V<sub>D</sub>sと、ドレイン電流I<sub>D</sub>sの 関係を示すグラフである。このグラフにより任意のゲー ト電圧に対して流れる電流量を知ることができる。

【0020】アナログ駆動法において階調表示を行う場 合、駆動用TFTは飽和領域を用いて駆動する。飽和領 域は、しきい値電圧を $V_{\tau \parallel}$ とすると、 $|V_{cs}-V_{\tau \parallel}|$  20 | V<sub>ps</sub> | を満たすようなゲート電圧である領域を指す。 この領域を使ってゲート電圧による電流制御を行う。

【0021】スイッチング用TFTがオンとなって画素 内に入力されたアナログのビデオ信号の電圧は、駆動用 TFTのゲート電圧となる。このとき、図19(A)

(B) に示した特性に従って、ゲート電圧に対するドレ イン電流が1対1で決まる。即ち、駆動用TFTのゲー ト電極に入力されるアナログのビデオ信号の電圧に対応 して、ドレイン領域の電圧が定まり、所定のドレイン電 流がOLEDに流れ、その電流量に対応した発光量で前 30 記OLEDが発光する。

【0022】以上のように、ビデオ信号によってOLE Dの発光量が制御され、その発光量の制御によって階調 表示がなされる。

【0023】しかしながら、上記アナログ駆動法はTF Tの特性のバラツキに非常に弱いという欠点がある。ま た図19 (B) に、閾値電圧 $V_{ti}$ を変化させたときの、 ゲート電圧 V 。 と、ドレイン電流 I 。 の関係を示すグラ フである。仮に各画素の駆動用TFTに等しいゲート電 圧がかかったとしても、駆動用TFTの特性にバラツキ 40 ログビデオ信号を用いる方式である。 があれば、同じドレイン電流を出力することはできな い。なお、図19 (B) では、閾値電圧V., を変化させ たときの  $I_{ps} - V_{cs}$  特性を示すグラフであるが、閾値電 圧の他に、移動度やゲート容量などにバラツキがある場 合も、出力されるドレイン電流の値は異なってくる。

【0024】さらに、図19(A)、(B)からも明ら かなように、特性が僅かでもずれれば、等しいゲート電 圧がかかっても出力される電流量は大きく異なるといっ た事態が生じうる。こうなってしまうと、僅かな特性の バラツキによって、同じ電圧の信号を入力してもOLE 50

Dの発光量が隣接画素で大きく異なってしまう。

【0025】このように、アナログ駆動法は駆動用TF Tの特性バラツキに対して極めて敏感であり、その点が 従来のアクティブマトリクス型の発光装置の階調表示に おける障害となっていた。

【0026】また、図18に示した画素を用いた従来の アナログ駆動では、各画素毎に次に書き換えられるまで ずっと画像が表示されつづけるという、いわゆるホール ド型表示となり、動画がぼける(滑らかな動きにならな

【0027】本発明は上記問題点を鑑みてなされたもの であり、鮮明な階調表示の可能なアクティブマトリクス 型の発光装置を提供することを課題とする。そして、そ のようなアクティブマトリクス型発光装置を表示装置と して具備する高性能な電子機器を提供することを課題と する。

#### [0028]

【課題を解決するための手段】本発明者は、駆動用TF Tの特性のばらつきを大幅に軽減すると同時に、動画が ばけるのを防止するために、ビデオ信号を画素に書き込 むためのスイッチング用TFTと、書き込まれたビデオ 信号の電圧に基づいて電流をOLEDに流す複数の駆動 用TFTと、画素に書き込まれたビデオ信号を消去する ためのTFT(以下、消去用TFTと呼ぶ)とを各画素 に設けた。さらに、複数の駆動用TFTは、直列に接続 された複数の駆動用TFTが、複数並列に接続されてい る。そして、全ての駆動用TFTはゲート電極が互いに 接続されている。以下、本明細書では、各画素に設けら れた複数の駆動用TFTを、駆動用TFT群と総称す

【0029】各画素に上述した駆動用TFT群を設ける ことで、本発明では、駆動用TFTの Ins - Vcs 特性に 多少のばらつきがあっても、同じ電圧の信号を入力した ときにOLEDの発光量が隣接画素で大きく異なってし まうという事態を避けることが可能になる。

#### [0030]

【発明の実施の形態】以下に、本発明の発光装置の構造 と、その駆動方法を2つ例を挙げて説明する。1つはデ ジタルビデオ信号を用いる方式であり、もう1つはアナ

(実施の形態1)まず、nビットのデジタルビデオ信号 により2"階調の表示を行う場合について説明する。

【0031】図1は本発明の駆動方法を用いる発光装置 のブロック図であり、100は画素部、102は信号線 駆動回路、103は第1走査線駆動回路、104は第2 走査線駆動回路である。

【0032】図示しないが、画素部100は信号線S1 ~Sxと、第1走査線Ga1~Gayと、第2走査線G e 1~Geyと、電源線V1~Vxとを有している。

【0033】信号線、第1走査線、第2走査線、電源線

を、それぞれ1つずつ有する領域が画素101である。 画素部100には、マトリクス状に複数の画素101が 設けられている。

【0034】なお図1では信号線駆動回路102と第1 走査線駆動回路103と第2走査線駆動回路104が、 画素部100と同じ基板上に形成されているが、本発明 はこの構成に限定されない。信号線駆動回路102、第 1走査線駆動回路103、第2走査線駆動回路104 が、画素部100と異なる基板上に形成され、FPC等 のコネクターを介して、画素部100と接続されていて 10 も良い。また、図1では信号線駆動回路102と第1走 査線駆動回路103と第2走査線駆動回路104は1つ ずつ設けられているが、本発明はこの構成に限定されな い。信号線駆動回路102と第1走査線駆動回路103 と第2走査線駆動回路104の数は設計者が任意に設定 することができる。

【0035】図2に本発明の画素の構成を示す。図2に示す画素101は、信号線Si(S1~Sxのうちの1つ)、第1走査線Gaj(Ga1~Gayのうちの1つ)、第2走査線Gej(Ge1~Geyのうちの1つ)及び電源線Vi(V1~Vxのうちの1つ)を有している。

【0036】なお信号線と電源線の数は必ずしも同じであるとは限らない。また、第1走査線と、第2走査線の数は必ずしも同じであるとは限らない。またこれらの配線を必ず全て有していなくとも良く、これらの配線の他に、別の異なる配線が設けられていても良い。

【0037】画素101は、スイッチング用TFT107、消去用TFT109、OLED110、コンデンサ112を有している。さらに画素101は、複数の駆動30用TFTを含んでいる駆動用TFT群108を有している。

【0038】本発明の発光装置では、駆動用TFT群108は $s \times t$  個の駆動用TFTを有している。図2では s = t = 2 の場合の駆動用TFT群108について示している。 $s \times t$  個の駆動用TFTは、電源線V i とOLED110の間においてs 個ずつ直列に接続されている。つまり、電源線V i とOLED110の間に、直列に接続されたs 個のチャネル形成領域が、t 個分並列に接続されている。そして、全ての駆動用TFTはゲート電極が互いに接続されている。

【0039】なお、sとtの値は共に2以上であれば、 設計者が任意に設定することができる。

【0040】スイッチング用TFT107のゲート電極は、第1走査線Gajに接続されている。スイッチング用TFT107のソース領域とドレイン領域は、一方が信号線Siに接続されており、もう一方が駆動用TFT群108が有する全ての駆動用TFTのゲート電極に接続されている。

【0041】なお本明細書では、nチャネル型トランジ 50 できる。ただし、駆動用TFT群108が有する全ての

スタのソース領域に与えられる電圧は、ドレイン領域に 与えられる電圧よりも低いものとする。また、pチャネ ル型トランジスタのソース領域に与えられる電圧は、ド レイン領域に与えられる電圧よりも高いものとする。

【0042】コンデンサ112は、電源線Viと、駆動 用TFT群108が有する全ての駆動用TFTのゲート 電極との間に形成されている。スイッチング用TFT1 07が非選択状態(オフの状態)にある時、駆動用TF T群108群が有する全ての駆動用TFTのゲート電圧 を保持するために設けられている。なお本実施の形態で はコンデンサ112を設ける構成を示したが、本発明は この構成に限定されず、コンデンサ112を設けない構 成にしても良い。本発明の発光装置は、駆動用TFTが 2×2以上設けられているため、駆動用TFT群のゲー ト電極と活性層の間に形成される容量(ゲート容量) が、駆動用TFTが1つの場合比べて大きく、ゲート容 量によりゲート電圧を保持することは十分可能である。 【0043】消去用TFT109のゲート電極は、第2 走査線Gejに接続されている。また消去用TFT10 20 9のソース領域とドレイン領域は、一方は電源線Vi に、もう一方は、駆動用TFT群108の全ての駆動用 TFTのゲート電極に接続されている。

【0044】OLED110は陽極と陰極と、陽極と陰極の間に設けられた有機発光層とからなる。

【0045】OLED110の対向電極には、画素部101を有する基板の外部に設けられた電源から、所定の電圧が与えらる。また電源線V1~Vxには、画素部101を有する基板の外部に設けられた電源から、所定の電圧が与えらる。そして対向電極と電源線の電圧差は、電源線の電圧が画素電極に与えられたときにOLEDが発光する程度の大きさに保たれている。

【0046】なお図1及び図2ではモノクロの画像を表示する発光装置の構成を示しているが、本発明はカラーの画像を表示する発光装置であっても良い。その場合、電源線V1~Vxの電圧の高さを全て同じに保たなくても良く、対応する色毎に変えるようにしても良い。

【0047】現在の典型的な発光装置は、画素部の面積あたりの発光量が200cd/m²の場合、画素部の面積あたりの電流が数mA/cm²程度必要となる。その40ため画素部のサイズが大きくなると、IC等に設けられた電源から電源線に与えられる電圧のオンオフをスイッチで制御することが難しくなる。本発明においては、電源線と対向電極の間の電圧差は常に一定に保たれており、ICに設けられた電源から与えられる電圧をスイッチで制御する必要がないので、より大きな画面サイズのパネルの実現に有用である。

【0048】スイッチング用TFT107、駆動用TF T群108、消去用TFT109は、nチャネル型TF Tでもpチャネル型TFTでもどちらでも用いることが できる。ただし、駆動用TFT群108が有する全ての

駆動用TFTは同じ極性を有している。そして、陽極を 画素電極として用い、陰極を対向電極として用いる場 合、全ての駆動用TFTはpチャネル型トランジスタで あるのが望ましい。逆に、陽極を対向電極として用い、 陰極を画素電極として用いる場合、全ての駆動用TFT はnチャネル型トランジスタであるのが望ましい。

【0049】またスイッチング用TFT107、消去用 TFT109は、シングルゲート構造ではなく、マルチ ゲート構造(直列に接続された二つ以上のチャネル形成 領域を有する活性層を含む構造)を有していても良い。 【0050】次に図1、図2で示した本発明の発光装置 の駆動方法について説明する。

【0051】本発明の発光装置の駆動は、書き込み期間 Taと、表示期間Trと、非表示期間Tdとに分けて説 明することができる。書き込み期間Taと、表示期間T rと、非表示期間Tdとが出現するタイミングは、各ラ インの画素ごとに時間差を有している。

【0052】図4に、書き込み期間Taと、表示期間T rと、非表示期間Tdとが出現するタイミングを示す。 横軸は時間を示しており、縦軸は画素が有する第1走査 20 のデジタルビデオ信号が2ライン目の画素に入力され、 線及び第2走査線の位置を示している。ただし、書き込 み期間Taは短いので、図を見やすくするために、各ビ ットに対応する書き込み期間Ta1~Tanの開始され るタイミングを矢印で示した。また、対応するビットご とに、1ライン目の画素の書き込み期間が開始されてか ら、ソライン目の画素の書き込み期間が終了するまでの 期間を $\Sigma Ta1 \sim \Sigma Tan$ として示す。

【0053】まず、1ライン目の画素において書き込み 期間Talが開始される。書き込み期間Talが開始さ れると、第1走査線駆動回路103によって1ライン目 30 れる。 の第1走査線Ga1が選択され、1ライン目の画素のス イッチング用TFT107が全てオンになる。なおこの とき、1ライン目の第2走査線Ge1は選択されていな いので、消去用TFT109はオフの状態になってい る。

【0054】図3(A)に、書き込み期間Taにおける 各画素の回路素子の接続を簡単に示す。

【0055】そして、信号線S1~Sxに1ビット目の デジタルのビデオ信号(以下、デジタルビデオ信号と呼 ぶ)が入力され、デジタルのビデオ信号の電圧が駆動用 40 TFT群108の全ての駆動用TFTのゲート電極に与 えられる。

【0056】なお本明細書において、ビデオ信号の電圧 がスイッチング用TFT107を介して駆動用TFT群 108のゲート電極に与えられることを、画素にビデオ 信号が入力されるとする。

【0057】デジタルビデオ信号は「0」または「1」 の情報を有しており、「0」と「1」のデジタルビデオ 信号は、一方がHi、一方がLoの電圧を有する信号で ある。デジタルビデオ信号が有する電圧に従って、駆動 50

用TFT群108が有する全ての駆動用TFTがオンに なるかオフになるかが選択される。

【0058】駆動用TFT群108がオフのとき、言い 換えると駆動用TFT群108が有する全ての駆動用T FTがオフのとき、画素電極に電源線の電圧が与えられ ないので、OLED110は発光しない。

【0059】駆動用TFT群108がオンのとき、言い 換えると駆動用TFT群108が有する全ての駆動用T FTがオンのとき、画素電極に電源線の電圧が与えら 10 れ、OLED110は発光する。

【0060】このように、1ライン目の画素にデジタル ビデオ信号が入力されると同時に、OLED110が発 光、または非発光の状態になり、1ライン目の画素は表 示を行う。

【0061】そして1ライン目の画素において書き込み 期間が終了し、2ライン目の画素において書き込み期間 Ta1が開始される。2ライン目の画素において書き込 み期間Ta1が開始されると、第1走査線Ga2が選択 される。そして、1ライン目の画素と同様に1ビット目 2ライン目の画素が表示を行う。

【0062】そして、2ライン目の画素において書き込 み期間Ta1が終了すると、同様に3ライン目以降の画 素においても順に書き込み期間Ta1が開始され、第1 走査線Ga3~Gayが順に選択される。そして各ライ ンの画素に1ビット目のデジタルビデオ信号が入力さ れ、各ラインの画素が表示を行う。

【0063】一方、1ライン目の画素において書き込み 期間Talが終了すると、次に表示期間Trlが開始さ

【0064】図3(B)に、表示期間Trにおける各画 素の回路素子の接続を簡単に示す。

【0065】表示期間Tr1では、第1走査線Ga1及 び第2走査線Ge1が非選択の状態にあるので、書き込 み期間において駆動用TFT群108のゲート電極に与 えられた電圧が保持されている。そのため、書き込み期 間Ta1において駆動用TFT群108がオンになった 場合、表示期間Tr1においても駆動用TFT群108 はオンのままであり、OLED110は発光しつづけ る。逆に、書き込み期間Talにおいて駆動用TFT群 108がオフになった場合、表示期間Tr1においても 駆動用TFT群108はオフのままであり、OLED1 10は非発光の状態のままである。

【0066】次に、2ライン目の画素において書き込み 期間Ta1が終了すると、表示期間Tr1が開始され、 1ライン目の画素と同様に2ライン目の画素において も、書き込み期間Ta1において画素に入力されたデジ タルビデオ信号の電圧に従って、画素の表示が維持され

【0067】そして、3ライン目以降の画素においても

順に表示期間Tr1が開始される。そして、1ライン目 の画素と同様に、各ラインの画素においても、書き込み 期間Talにおいて画素に入力されたデジタルビデオ信 号の電圧に従って、画素の表示が維持される。

13

【0068】一方、全てのラインの画素において表示期 間Tr1が開始される前に、1ライン目の画素において 表示期間Tr1が終了し、非表示期間Td1が開始され る。

【0069】非表示期間Td1が開始されると、1ライ ン目の第2走査線Ge1が選択され、1ライン目の画素 10 の消去用TFT109がオンになる。なお、非表示期間 Td1においては第1走査線Ga1は非選択の状態のま まである。

【0070】図3(C)に、非表示期間Tdにおける各 画素の回路素子の接続を簡単に示す。

【0071】消去用TFT109がオンになると、駆動 用TFT群108のゲート電極に電源線の電圧が与えら れる。そのため、駆動用TFT群108のうち、電源線 の電圧がソース領域に与えられている駆動用TFTのゲ ート電圧が0に近くなり、該駆動用TFT108はオフ 20 になる。従って、OLED110の画素電極に電源線の 電圧が与えられなくなり、OLED110は発光しな 11

【0072】次に、2ライン目以降の画素においても順 に非表示期間Td1が出現し、各画素のOLED110 が発光しなくなる。

【0073】次に、1ライン目の画素において書き込み 期間Ta2が開始され、第1走査線Ga1が選択され る。そして、1ライン目の画素に2ビット目のデジタル ビデオ信号が入力され、2ライン目の画素が表示を行 う。

【0074】そして、2ライン目以降の画素において も、順に書き込み期間Ta2が開始される。

【0075】一方、1ライン目の画素において書き込み 期間Ta2が終了すると、次に表示期間Tr2が開始さ れ、画素の表示が維持される。そして、2ライン目以降 の画素においても書き込み期間Ta2が終了し、表示期 間Tr2が順に開始される。

【0076】上述した動作は、表示期間Tam (mは1 ~nの任意の自然数) が開始されるまで繰り返され、書 40 …: Tr (n-1): Tr n=2°: 2': 2': …: 2 き込み期間Taと、表示期間Trと、非表示期間Tdと が繰り返し出現する。

【0077】説明をわかりやすくするために、図4では m=n-2の場合を示しているが、本発明はこれに限定 されないのは言うまでもない。本発明においてmは、1 からnまでの値を任意に選択することが可能である。

【0078】 Tam [n-2 (以下、括弧内はm=n-2の場合を示す)〕が開始されると、mビット目のデジ タル信号が1ライン目の画素に入力され、表示が行われ mが終了すると、2ライン目以降の画素において、順に 書き込み期間Tamが開始され、mピット目のデジタル 信号が各ラインの画素に入力される。

【0079】一方、1ライン目の画素において書き込み 期間Tamが終了すると、次に表示期間Trmが開始さ れ、1ライン目の画素の表示が維持される。そして、2 ライン目以降の画素においても、書き込み期間Tamが それぞれ終了すると、順に表示期間Trmが開始され、 各ラインの画素の表示が維持される。

【0080】次に、全てのラインの画素の表示期間Tr mが開始された後、1ライン目の画素において書き込み 期間Ta(m+1)〔n-1〕が開始され、(m+1) 〔n-1〕ビット目のデジタルビデオ信号が1ライン目 の画素に入力される。

【0081】一方、1ライン目の画素において書き込み 期間Ta(m+1)〔n-1〕が終了すると、次に表示 **期間Tr(m+1) 〔n-1〕が開始され、1ライン目** の画素の表示が維持される。そして、2ライン目以降の 画素においても、書き込み期間Ta(m+1)〔n-1〕がそれぞれ終了すると、順に表示期間Tr(m+ 1) 〔n-1〕が開始され、各ラインの画素の表示が維 持される。

【0082】上述した動作は、全ての画素において表示 期間Trnが終了するまで繰り返される。

【0083】全ての表示期間Tr1~Trnが終了する と、1つの画像を表示することができる。本発明におい て、1つの画像が表示される期間を1フレーム期間 (F)と呼ぶ。

【0084】そして1フレーム期間終了後、次のフレー 30 ム期間が開始され、再び1ライン目の画素において書き 込み期間Ta1が開始され、再び上述した動作が繰り返 される。

【0085】発光装置は1秒間に60以上のフレーム期 間を設けることが好ましい。1秒間に表示される画像の 数が60より少なくなると、視覚的に画像のちらつきが 目立ち始めることがある。

【0086】また本発明では、全ての書き込み期間の長 さの和が1フレーム期間よりも短いことが重要である。 なおかつ表示期間の長さをTr1:Tr2:Tr3: (11-2):2(11-1)とすることが必要である。この表示期間 の組み合わせで2"階調のうち所望の階調表示を行うこ とができる。

【0087】1フレーム期間中にOLEDが発光した表 示期間の長さの総和を求めることによって、当該フレー ム期間におけるその画素の表示した階調がきまる。例え ば、 n = 8 のとき、全部の表示期間で画素が発光した場 合の輝度を100%とすると、Tr1とTr2において 画素が発光した場合には1%の輝度が表現でき、Tr3 る。そして1ライン目の画素において書き込み期間Ta 50 とTr5とTr8を選択した場合には60%の輝度が表

現できる。

【0088】なお、1ライン目の画素の書き込み期間T amが開始されてから、yライン目の画素の書き込み期 間Tamが終了するまでの期間 STamは、表示期間T rmの長さよりも短い。

15

【0089】また表示期間Tr1~Trnは、どのよう な順序で出現させても良い。例えば1フレーム期間中に おいて、Tr1の次にTr3、Tr5、Tr2、…とい う順序で表示期間を出現させることも可能である。ただ し、表示期間Tr1~Trnが互いに重ならない順序の 10 方がより好ましい。また非表示期間Td1~Tdnも、 互いに重ならない順序の方がより好ましい。

【0090】なお、本発明では、発光時において駆動用 TFTは飽和領域で動作させるものとする。飽和領域で 動作させることにより、OLEDが多少劣化し、あるい は環境温度が変化することにより、OLEDの輝度-電 圧特性が変化したとしても、輝度-電流特性に変化がな ければ発光輝度が経時的に変化するのを防ぐことができ る。

格子状に複数配する点において、本出願人によって出願 された、図20に示す特願2000-359032号に 記載の画素と異なる。なお、図20において、各画素は 信号線701、第1走査線702、第2走査線703、 電源線704、スイッチング用TFT705、駆動用T FT706、消去用TFT707、OLED708を有 している。図20に示した画素と異なり、本発明では、 駆動用TFTが2×2以上の駆動用TFTが直列及び並 列に接続されているので、駆動用TFTの活性層を流れ る電流によって発生した熱の放射を効率的に行うことが 30 でき、駆動用TFTの劣化を抑えることができる。さら に本発明は複数の駆動用TFTを格子状に複数配するこ とにより、個別の駆動用TFTの I,s-Ves特性に多少 のばらつきがあっても、駆動用TFT群に等しいゲート 電圧がかかったときに出力される電流量のばらつきを抑 えることができる。よって I,, - V, , 特性のバラツキに よって、同じ電圧の信号を入力してもOLEDの発光量 が隣接画素で大きく異なってしまうという事態を避ける ことが可能になる。

期間を設けることができる。これにより、ホールド型駆 動とは異なり、動画がぼけるのを回避することができ る。

【0093】 (実施の形態2) 本実施の形態では、アナ ログビデオ信号を用いた、インパルス型の駆動方法につ いて説明する。発光装置のブロック図及び画素の構成 は、図1及び図2を参照する。

【0094】アナログビデオ信号を用いる場合もデジタ ルビデオ信号を用いる場合と同様に、書き込み期間Ta

の発光装置の駆動を説明することができる。ただし、ア ナログビデオ信号を用いた駆動の場合、1フレーム期間 に、書き込み期間Taと、表示期間Trと、非表示期間 Tdとが1つづつ出現する。

【0095】また、書き込み期間Taと、表示期間Tr と、非表示期間Tdとが出現するタイミングは、各ライ ンの画素ごとに時間差を有している。

【0096】各画素において書き込み期間Taが開始さ れると、第1走査線Gaが選択され、スイッチング用T FT107がオンになる。このとき、第2走査線Geは 選択されておらず、消去用TFT109はオフの状態に なっている。書き込み期間Taにおける各画素の回路素 子の接続は、図3(A)を参照することができる。

【0097】そして、信号線にアナログビデオ信号が入 力され、アナログビデオ信号の電圧が駆動用TFT群1 08の全ての駆動用TFTのゲート電極に与えられる。 各駆動用TFTは、ゲート電極に入力されたアナログビ デオ信号の電圧に見合った大きさのドレイン電流を、O LED110に流す。よって、アナログビデオ信号の電 【0091】そして、本発明では複数の駆動用TFTを 20 圧に従ってOLED110の発光輝度が定められ、階調 が表示される。

> 【0098】書き込み期間Taが終了すると、次に表示 期間Trが開始される。表示期間Trでは、第1走査線 Ga及び第2走査線Geが非選択の状態にあるので、書 **き込み期間Taにおいて駆動用TFT群108のゲート** 電極に与えられた電圧が保持されている。表示期間Tr における各画素の回路素子の接続は、図3(B)を参照 することができる。よって、OLED110は、書き込 み期間Taにおいて定められた発光輝度を保ち続ける。

> 【0099】表示期間Trが終了すると、次に非表示期 間Tdが開始される。非表示期間Tdが開始されると、 第2走査線Geが選択され消去用TFT109がオンに なる。第1走査線Gaは非選択の状態のままである。非 表示期間Tdにおける各画素の回路素子の接続は、図3 (C) を参照することができる。

【0100】消去用TFT109がオンになると、駆動 用TFT群108のゲート電極に電源線の電圧が与えら れる。そのため、駆動用TFT群108のうち、電源線 の電圧がソース領域に与えられている駆動用TFTのゲ 【0092】また、本発明では、表示を行わない非表示 40 一ト電圧が0に近くなり、該駆動用TFT108はオフ になる。従って、OLED110の画素電極に電源線の 電圧が与えられなくなり、OLED110は発光しなく なる。

> 【0101】全ての画素において上述した動作が行われ る。各ラインの画素において、書きこみ期間Taと、表 示期間Trと、非表示期間Tdとが全て出現すると1フ レーム期間が終了する。

【0102】このように、インパルス型の駆動方法の場 合、各画素毎に、次にビデオ信号が書き込まれるまで と、表示期間Trと、非表示期間Tdとに分けて本発明 50 に、いったん表示が消去されるため、各画素において発 光と非発光が繰り返される。このようなインパルス型の 駆動方法では、ホールド型の駆動方法とは異なり、動画 がぼけるのを防止することができる。

17

【0103】なお、本発明の発光装置は、本発明では複数の駆動用TFTを格子状に複数配するので、駆動用TFTのしきい値や移動度などの特性のばらつきによって生じるドレイン電流のばらつきを抑えることができる。よって、デジタルビデオ信号を用いたデジタル駆動法に限られず、アナログのビデオ信号を用いたアナログ駆動法にも適している。

#### [0104]

【実施例】以下に、本発明の実施例について説明する。
【0105】(実施例1)本実施例では、実施の形態1
に示した駆動方法における、表示期間の出現する順序に
ついて説明する。本実施例では6ビットのデジタルビデ
オ信号を用いた場合に、表示期間Tr1~Tr6の出現
する順序を例に挙げてて説明する。ただし本実施例では
m=5の場合について説明する。なお、対応するデジタ
ルビデオ信号のビット数やmの値については、本発明は
本実施例の構成に限定されない。なお本実施例の構成は
20
デジタルビデオ信号のビット数が3以上の場合において
有効である。

【0106】図5に、本実施例の駆動方法において、書き込み期間Taと、表示期間Trと、非表示期間Tdとが出現するタイミングを示す。横軸は時間を示しており、縦軸は画素が有する第1走査線及び第2走査線の位置を示している。ただし、書き込み期間は短いので、図を見やすくするために、各ビットに対応する書き込み期間Ta1~Ta6の開始されるタイミングを矢印で示した。また、対応するビットごとに、1ライン目の画素の書き込み期間が解始されてから、yライン目の画素の書き込み期間が終了するまでの期間を、それぞれ∑Ta1~∑Ta6と示す。

【0107】また、画素の詳しい動作については、実施の形態において既に説明してあるので、ここでは説明を 省略する。

【0108】本実施例の駆動方法では、1フレーム期間中で1番長い表示期間(本実施例ではTr6)を、1フレーム期間の最初及び最後に設けない。言い換えると、1フレーム期間中で1番長い表示期間の前後に、同じフ 40レーム期間に含まれる他の表示期間が出現するような構成にしている。

【0109】ただし、表示期間の直前に、必ず同じビットに対応する書き込み期間が出現するようにする。

【0110】上記構成によって、中間階調の表示を行ったときに、隣り合うフレーム期間同士で発光する表示期間が隣接することによって起きていた表示むらを、人間の目に認識されずらくすることができる。

【0111】なお本実施例の構成はn≥3の場合において有効である。

【0112】(実施例2)本実施例では、実施の形態1 に示した駆動方法の、別の実施例について説明する。本 実施例では、n ビットのデジタルビデオ信号を用いた。 ただし本実施例ではm=n-2 の場合について説明する。

【0113】本実施例の駆動方法では、最上位ピットのデジタルピデオ信号に対応する表示期間Trn~2とに分割している。そして、第1表示期間Trn~1と第2表示期間Trn~1と第2表示期間Trn~1と第2表示期間Trn~2のそれぞれに対応して、第1書き込み期間Tan~2とが設けられている。

【0114】図6に、本実施例の駆動方法において、書き込み期間T a と、表示期間T T と、非表示期間T d とが出現するタイミングを示す。横軸は時間を示しており、縦軸は画素が有する第1 走査線及び第2 走査線の位置を示している。ただし、書き込み期間は短いので、図を見やすくするために、各ビットに対応する書き込み期間T a  $1 \sim T$  a (n-1) 、T a  $n_2$  の開始されるタイミングを矢印で示した。また、対応するビットごとに、1 ライン目の画素の書き込み期間が開始されてから、y ライン目の画素の書き込み期間が終了するまでの期間を $\Sigma$  T a  $1 \sim \Sigma$  T a  $n_2$  と示す。

【0115】また、画素の詳しい動作については、実施の形態において既に説明してあるので、ここでは説明を 省略する。

【0116】本実施例では、同じピットのデジタルビデオ信号に対応する表示期間(本実施例では第1表示期間 Trn\_1と第2表示期間Trn\_2の間)に、他のピットに対応する表示期間が設けられている。

【0118】本発明の駆動方法では、1フレーム期間中における発光する表示期間の長さの和を制御することで、階調を表示する。

【0119】本実施例は上記構成によって、中間階調の表示を行ったときに、隣り合うフレーム期間同士で発光する表示期間が隣接することによって起きていた表示むらを、実施の形態や実施例1の場合に比べて人間の目により認識されずらくすることができる。

【0120】なお本実施例では、同じビットに対応する表示期間が2つある場合について説明したが、本発明はこれに限定されない。1フレーム期間内に同じビットに対応する表示期間が3つ以上設けられていても良い。

【0121】また、本実施例では最上位ビットのデジタルビデオ信号に対応する表示期間を複数設けたが、本発50明はこれに限定されない。最上位ビット以外のビットに

対応する表示期間を複数設けても良い。また、対応する 表示期間が複数設けられたビットは1つだけに限られ ず、いくつかのビットのそれぞれに複数の表示期間が対 応するような構成にしても良い。

【0122】なお本実施例の構成はn≧2の場合におい て有効である。また、本実施例は実施例1と組み合わせ て実施することが可能である。

【0123】 (実施例3) 本実施例では、本発明の発光 装置における画素部のTFTを作製する方法について説 明する。但し、説明を簡単にするために、駆動用TFT 10 5007はプラズマCVD法またはスパッタ法を用い、 群は、2×2ある駆動用TFTのうち、2つだけを示し て説明する。また、本実施例では画素部のTFTの作製 方法についてのみ説明するが、画素部とその周辺に設け られる駆動回路(信号線駆動回路、第1走査線駆動回 路、第2走査線駆動回路)のTFTを同時に作製するこ とも可能である。

【0124】まず、図7(A)に示すように、コーニン グ社の#7059ガラスや#1737ガラスなどに代表 されるバリウムホウケイ酸ガラス、またはアルミノホウ ケイ酸ガラスなどのガラスから成る基板5001上に酸 20 化シリコン膜、窒化シリコン膜または酸化窒化シリコン 膜などの絶縁膜から成る下地膜5002を形成する。例 えば、プラズマCVD法でSiH,、NH,、N,Oから 作製される酸化窒化シリコン膜5002aを10~20 0 nm (好ましくは50~100 nm) 形成し、同様に SiH<sub>4</sub>、N<sub>2</sub>Oから作製される酸化窒化水素化シリコン 膜5002bを50~200nm (好ましくは100~ 150 nm) の厚さに積層形成する。本実施例では下地 膜5002を2層構造として示したが、前記絶縁膜の単 層膜または2層以上積層させた構造として形成しても良 30 11

【0125】島状半導体膜5003~5005は、非晶 質構造を有する半導体膜をレーザー結晶化法や公知の熱 結晶化法を用いて作製した結晶質半導体膜で形成する。 この島状半導体膜5003~5005の厚さは25~8 0 nm (好ましくは30~60 nm) の厚さで形成す る。結晶質半導体膜の材料に限定はないが、好ましくは シリコンまたはシリコンゲルマニウム (SiGe)合金 などで形成すると良い。

【0126】レーザー結晶化法で結晶質半導体膜を作製 40 するには、パルス発振型または連続発光型のエキシマレ ーザーやYAGレーザー、YVO、レーザーを用いる。 これらのレーザーを用いる場合には、レーザー発振器か ら放射されたレーザー光を光学系で線状に集光し、半導 体膜に照射する方法を用いると良い。結晶化の条件は実 施者が適宜選択するものであるが、エキシマレーザーを 用いる場合はパルス発振周波数300Hzとし、レーザ ーエネルギー密度を100~400mJ/cm²(代表的 には $200\sim300$  m J/c  $m^2$ )とする。また、YAG レーザーを用いる場合にはその第2高調波を用いパルス 50 純度99.99または99.9999%のWターゲット

発振周波数30~300kHzとし、レーザーエネルギ -密度を300~600mJ/cm²(代表的には350 ~500mJ/cm²)とすると良い。そして幅100~ 1000μm、例えば400μmで線状に集光したレーザ 一光を基板全面に渡って照射し、この時の線状レーザー 光の重ね合わせ率(オーバーラップ率)を50~90% として行う。

【0127】次いで、島状半導体膜5003~5005 を覆うゲート絶縁膜5007を形成する。ゲート絶縁膜 厚さを40~150nmとしてシリコンを含む絶縁膜で 形成する。本実施例では、120nmの厚さで酸化窒化 シリコン膜で形成する。勿論、ゲート絶縁膜はこのよう な酸化窒化シリコン膜に限定されるものでなく、他のシ リコンを含む絶縁膜を単層または積層構造として用いて も良い。例えば、酸化シリコン膜を用いる場合には、プ ラズマCVD法でTEOS (Tetraethyl Orthosilicat e) とO,とを混合し、反応圧力40Pa、基板温度30 0~400℃とし、高周波(13.56MHz)、電力 密度 0.5~0.8W/cm<sup>2</sup>で放電させて形成するこ とができる。このようにして作製される酸化シリコン膜 は、その後400~500℃の熱アニールによりゲート 絶縁膜として良好な特性を得ることができる。

【0128】そして、ゲート絶縁膜5007上にゲート 電極を形成するための第1の導電膜5008と第2の導 電膜5009とを形成する。本実施例では、第1の導電 膜5008をTaで50~100nmの厚さに形成し、 第2の**導電膜500**9をWで100~300nmの厚さ に形成する。

【0129】Ta膜はスパッタ法で、Taのターゲット をArでスパッタすることにより形成する。この場合、 Arに適量のXeやKrを加えると、Ta膜の内部応力 を緩和して膜の剥離を防止することができる。また、α 相の $Ta膜の抵抗率は20 \mu\Omega cm程度でありゲート電$ 極に使用することができるが、β相のTa膜の抵抗率は  $180 \mu \Omega c m程度でありゲート電極とするには不向き$ である。  $\alpha$ 相のT a 膜を形成するために、T a の  $\alpha$ 相に 近い結晶構造をもつ窒化タンタルを10~50nm程度 の厚さでTaの下地に形成しておくとα相のTa膜を容 易に得ることができる。

【0130】W膜を形成する場合には、Wをターゲット としたスパッタ法で形成する。その他に6フッ化タング ステン (WF。) を用いる熱CVD法で形成することも できる。いずれにしてもゲート電極として使用するため には低抵抗化を図る必要があり、W膜の抵抗率は20μ Ωcm以下にすることが望ましい。W膜は結晶粒を大き くすることで低抵抗率化を図ることができるが、W中に 酸素などの不純物元素が多い場合には結晶化が阻害され 高抵抗化する。このことより、スパッタ法による場合、

を用い、さらに成膜時に気相中からの不純物の混入がな いように十分配慮してW膜を形成することにより、抵抗 率9~20 $\mu$  $\Omega$ cmを実現することができる。

【0131】なお、本実施例では、第1の導電膜500 8をTa、第2の導電膜5009をWとしたが、特に限 定されず、いずれもTa、W、Ti、Mo、Al、Cu から選ばれた元素、または前記元素を主成分とする合金 材料もしくは化合物材料で形成してもよい。また、リン 等の不純物元素をドーピングした多結晶シリコン膜に代 表される半導体膜を用いてもよい。本実施例以外の他の 10 組み合わせの一例は、第1の導電膜を窒化タンタル(T aN) で形成し、第2の導電膜をWとする組み合わせ、 第1の導電膜を窒化タンタル (TaN) で形成し、第2 の導電膜をAlとする組み合わせ、第1の導電膜を窒化 タンタル(TaN)で形成し、第2の導電膜をCuとす る組み合わせで形成することが好ましい。また、第1の 導電膜及び第2の導電膜としてリン等の不純物元素をド ーピングした多結晶シリコン膜に代表される半導体膜 や、、AgPdCu合金を用いてもよい。

ングステン膜、アルミニウムとシリコンの合金(A1-Si)膜、窒化チタン膜を順次積層した3層構造として もよい。また、3層構造とする場合、タングステンに代 えて窒化タングステンを用いてもよいし、アルミニウム とシリコンの合金(A1-Si)膜に代えてアルミニウ ムとチタンの合金膜(Al-Ti)を用いてもよいし、 窒化チタン膜に代えてチタン膜を用いてもよい。

【0133】なお、導電膜の材料によって、適宜最適な エッチングの方法や、エッチャントの種類を選択するこ とが重要である。

【0134】次に、レジストによるマスク5010を形 成し、電極及び配線を形成するための第1のエッチング 処理を行う。本実施例ではICP (Inductively Couple d Plasma:誘導結合型プラズマ)エッチング法を用い、 エッチング用ガスにCF,とC1,を混合し、1Paの圧 力でコイル型の電極に500WのRF(13.56MH z) 電力を投入してプラズマを生成して行う。基板側 (試料ステージ) にも100WのRF (13.56MH 2) 電力を投入し、実質的に負の自己バイアス電圧を印 加する。CF<sub>4</sub>とC1<sub>2</sub>を混合した場合にはW膜及びTa 40 膜とも同程度にエッチングされる。

【0135】上記エッチング条件では、レジストによる マスクの形状を適したものとすることにより、基板側に 印加するバイアス電圧の効果により第1の導電層及び第 2の導電層の端部がテーパー形状となる。テーパー部の 角度は15~45°となる。ゲート絶縁膜上に残渣を残 すことなくエッチングするためには、10~20%程度 の割合でエッチング時間を増加させると良い。W膜に対 する酸化窒化シリコン膜の選択比は2~4 (代表的には 窒化シリコン膜が露出した面は20~50nm程度エッ チングされることになる。こうして、第1のエッチング 処理により第1の導電層と第2の導電層から成る第1の 形状の導電層5011~5014 (第1の導電層501 1 a~5014 aと第2の導電層5011b~5014 b) を形成する。このとき、ゲート絶縁膜5007にお いては、第1の形状の導電層5011~5014で覆わ れない領域は20~50nm程度エッチングされ薄くな った領域が形成される。(図7(A))

【0136】そして、第1のドーピング処理を行いN型 を付与する不純物元素を添加する。(図7(B))ドー ピングの方法はイオンドープ法もしくはイオン注入法で 行えば良い。イオンドープ法の条件はドーズ量を1×1 0'3~5×10'4 a t oms/cm²とし、加速電圧を 60~100keVとして行う。N型を付与する不純物 元素として15族に属する元素、典型的にはリン(P) または砒素(As)を用いるが、ここではリン(P)を 用いる。この場合、導電層5011~5014がN型を 付与する不純物元素に対するマスクとなり、自己整合的 【0132】また、2層構造に限定されず、例えば、タ 20 に第1の不純物領域5017~5023が形成される。 第1の不純物領域5017~5023には1×10<sup>10</sup>~ 1×10<sup>21</sup> a t om s / c m<sup>3</sup>の濃度範囲でN型を付与 する不純物元素を添加する。

> 【0137】次に、図7(C)に示すように第2のエッ チング処理を行う。同様にICPエッチング法を用い、 エッチングガスにCF,とCl,とO,を混合して、1P aの圧力でコイル型の電極に500WのRF(13.5 6 MH z) 電力を供給し、プラズマを生成して行う。基 板側(試料ステージ)には50WのRF(13.56M 30 Hz)電力を投入し、第1のエッチング処理に比べ低い 自己バイアス電圧を印加する。このような条件によりW 膜を異方性エッチングし、かつ、それより遅いエッチン グ速度で第1の導電層であるTaを異方性エッチングし て第2の形状の導電層5024~5027(第1の導電 層5024a~5027aと第2の導電層5024b~ 5027b)を形成する。このとき、ゲート絶縁膜50 0 7 においては、第 2 の形状の導電層 5 0 2 4 ~ 5 0 2 7で覆われない領域はさらに20~50nm程度エッチ ングされ薄くなった領域が形成される。

【0138】W膜やTa膜のCF,とCl,の混合ガスに よるエッチング反応は、生成されるラジカルまたはイオ ン種と反応生成物の蒸気圧から推測することができる。 WとTaのフッ化物と塩化物の蒸気圧を比較すると、W のフッ化物であるWF。が極端に高く、その他のWC 1,、TaF,、TaC1,は同程度である。従って、C F, とCl, の混合ガスではW膜及びTa膜共にエッチン グされる。しかし、この混合ガスに適量のO<sub>2</sub>を添加す るとCF、とO、が反応してCOとFになり、Fラジカル またはFイオンが多量に発生する。その結果、フッ化物 3) であるので、オーバーエッチング処理により、酸化 50 の蒸気圧が高いW膜のエッチング速度が増大する。一

方、TaはFが増大しても相対的にエッチング速度の増 加は少ない。また、TaはWに比較して酸化されやすい ので、O<sub>2</sub>を添加することでTaの表面が酸化される。 Taの酸化物はフッ素や塩素と反応しないためさらにT a膜のエッチング速度は低下する。従って、W膜とTa 膜とのエッチング速度に差を作ることが可能となりW膜 のエッチング速度をTa膜よりも大きくすることが可能 となる。

【0139】そして、図8(A)に示すように第2のド ーピング処理を行う。この場合、第1のドーピング処理 10 よりもドーズ量を下げて高い加速電圧の条件としてN型 を付与する不純物元素をドーピングする。例えば、加速 電圧を70~120keVとし、1×10<sup>13</sup>atoms / c m² のドーズ量で行い、図7(B)で島状半導体膜 に形成された第1の不純物領域の内側に新たな不純物領 域を形成する。ドーピングは、第2の形状の導電層50 24~5027を不純物元素に対するマスクとして用 い、第2の導電層5024a~5027aの下側の領域 にも不純物元素が添加されるようにドーピングする。こ うして、第2の導電層5024a~5027aと重なる 20 よびゲート絶縁膜5007に対してコンタクトホールを 第3の不純物領域5030~5037と、第1の不純物 領域と第3の不純物領域との間の第2の不純物領域50 40~5047とを形成する。N型を付与する不純物元 素は、第2の不純物領域で1×10<sup>17</sup>~1×10<sup>19</sup> a t oms/cm³の濃度となるようにし、第3の不純物領 域で1×10' <sup>6</sup>~1×10' <sup>8</sup> a t om s/c m<sup>3</sup>の濃度 となるようにする。

【0140】そして、図8(B)に示すように、Pチャ ネル型TFTを形成する島状半導体膜5004に第1の 導電型とは逆の導電型の第4の不純物領域 $5050\sim5$  30 ル膜を形成する。好ましくは $1\sim5~\mu m$ (さらに好まし 060を形成する。第2の導電層5024b~5027 b を不純物元素に対するマスクとして用い、自己整合的 に不純物領域を形成する。このとき、Nチャネル型TF Tを形成する島状半導体膜5003、5005はレジス トマスク5200で全面を被覆しておく。不純物領域5 050~5060にはそれぞれ異なる濃度でリンが添加 されているが、ジボラン(B, H,)を用いたイオンドー プ法で形成し、そのいずれの領域においても不純物濃度 を2×10'0~2×10'1 a t om s/cm³となるよ うにする。

【0141】以上までの工程でそれぞれの島状半導体膜 に不純物領域が形成される。島状半導体膜と重なる第2 の導電層5024~5027がゲート電極として機能す る。

【0142】こうして導電型の制御を目的として、それ ぞれの島状半導体膜に添加された不純物元素を活性化す る工程を行う。この工程はファーネスアニール炉を用い る熱アニール法で行う。その他に、レーザーアニール 法、またはラピッドサーマルアニール法(RTA法)を 適用することができる。熱アニール法では酸素濃度が1 50 膜厚でアクリル膜を形成する。好ましくは1~5μm

ppm以下、好ましくは0. 1ppm以下の窒素雰囲気 中で400~700℃、代表的には500~600℃で 行うものであり、本実施例では500℃で4時間の熱処 理を行う。ただし、5024~5027に用いた配線材 料が熱に弱い場合には、配線等を保護するため層間絶縁 膜(シリコンを主成分とする)を形成した後で活性化を 行うことが好ましい。

【0143】さらに、3~100%の水素を含む雰囲気 中で、300~450℃で1~12時間の熱処理を行 い、島状半導体膜を水素化する工程を行う。この工程は 熱的に励起された水素により半導体膜のダングリングボ ンドを終端する工程である。水素化の他の手段として、 プラズマ水素化(プラズマにより励起された水素を用い る)を行っても良い。

【0144】次いで、図8(C)に示すように、第1の 層間絶縁膜5061を酸化窒化シリコン膜から100~ 200nmの厚さで形成する。その上に有機絶縁物材料 から成る第2の層間絶縁膜5062を形成した後、第1 の層間絶縁膜5061、第2の層間絶縁膜5062、お 形成し、各配線(接続配線、信号線を含む)5065~ 5069をパターニング形成する。

【0145】第2の層間絶縁膜5062としては、有機 樹脂を材料とする膜を用い、その有機樹脂としてはポリ イミド、ポリアミド、アクリル、BCB(ベンゾシクロ ブテン)等を使用することが出来る。特に、第2の層間 絶縁膜5062は平坦化の意味合いが強いので、平坦性 に優れたアクリルが好ましい。本実施例ではTFTによ って形成される段差を十分に平坦化しうる膜厚でアクリ くは2~4 μm) とすれば良い。

【0146】コンタクトホールの形成は、ドライエッチ ングまたはウエットエッチングを用い、N型の不純物領 域5017、5018、5022、5023またはP型 の不純物領域5050、5060に達するコンタクトホ ールをそれぞれ形成する。

【0147】また、配線(接続配線、信号線を含む)5 065~5069として、Ti膜を100nm、Tiを 含むアルミニウム膜を300nm、Ti膜150nmを 40 スパッタ法で連続形成した3層構造の積層膜を所望の形 状にパターニングしたものを用いる。勿論、他の導電膜 を用いても良い。

【0148】次に、図9(A)に示すように、有機樹脂 からなる第3層間絶縁膜5071を形成する。有機樹脂 としてはポリイミド、ポリアミド、アクリル、BCB (ベンゾシクロプテン) 等を使用することができる。特 に、第3層間絶縁膜5071は平坦化の意味合いが強い ので、平坦性に優れたアクリルが好ましい。本実施例で はTFTによって形成される段差を十分に平坦化しうる

(さらに好ましくは2~4μm) とすれば良い。

【0149】次に第3層間絶縁膜5071に、配線50 68に達するコンタクトホールを形成し、画素電極50 73を形成する。本実施例では酸化インジウム・スズ (IT〇) 膜を110 nmの厚さに形成し、パターニン グを行って画素電極5073を形成する。また、酸化イ ンジウムに2~20%の酸化亜鉛(ZnO)を混合した 透明導電膜を用いても良い。この画素電極5073が〇 LEDの陽極に相当する(図9(A))。

図10に示す。なお、図10の破線A-A'、B-B'、C-C'における断面図が図9(A)に相当す る。

【0151】5080はスイッチング用TFT、508 1~5084は駆動用TFT、5085は消去用TFT に相当する。

【0152】信号線Siに相当する配線5065は、ス イッチング用TFT5080が有する島状半導体膜(活 性層)5003の第1の不純物領域5017に接続され ている。また、スイッチング用TFT5080のゲート 20 電極に相当する第2の形状の導電層5024は、第1の 走査線Gaj5090に接続されている。また、スイッ チング用TFT5080が有する島状半導体膜(活性 層) 5003の第1の不純物領域5018は、配線50 66を介してゲート配線5091に接続されている。

【0153】ゲート配線5091の一部は、駆動用TF T5081のゲート電極に相当する第2の形状の導電層 5025、駆動用TFT5082のゲート電極に相当す る第2の形状の導電層5026、駆動用TFT5083 のゲート電極に相当する第2の形状の導電層、駆動用T 30 FT5082のゲート電極に相当する第2の形状の導電 層を含んでいる。駆動用TFT5081~5084は島 状半導体膜5004を有しており、島状半導体膜500 4が有する第3の不純物領域5050は、電源線Viに 相当する配線5067に接続されている。また、島状半 導体膜5004が有する第3の不純物領域5060は配 線5068に接続されている。

【0154】ゲート配線5091は、配線5069を介 して、消去用TFT5085が有する島状半導体膜50 た、消去用TFT5085が有する島状半導体膜500 5の第1の不純物領域5022は、電源線5067に接 続されている。消去用TFT5085のゲート電極に相 当する第2の形状の導電層5027は、第2の走査線G ej5092に接続されている。

【0155】配線5068は画素電極5073に接続さ れている。

【0156】次に、図9(B)に示すように、珪素を含 む絶縁膜(本実施例では酸化珪素膜)を500nmの厚 さに形成し、画素電極5073に対応する位置に開口部 50 ムを主成分とする導電膜を用いれば良い。保護電極50

を形成して第4の層間絶縁膜5074を形成する。開口 部を形成する際、ウエットエッチング法を用いることで 容易にテーパー形状の側壁とすることが出来る。開口部 の側壁が十分になだらかでないと段差に起因する有機発 光層の劣化が顕著な問題となってしまう。

26

【0157】次に、有機発光層5075および陰極(M gAg電極)5076を、真空蒸着法を用いて大気解放 しないで連続形成する。なお、有機発光層5075の膜 厚は80~200nm (典型的には100~120n 【0150】図9(A)の状態における画素の上面図を 10 m)、陰極5076の厚さは180~300nm(典型 的には200~250nm) とすれば良い。

> 【0158】この工程では、赤色に対応する画素、緑色 に対応する画素および青色に対応する画素に対して順 次、有機発光層および陰極を形成する。但し、有機発光 層は溶液に対する耐性に乏しいためフォトリソグラフィ 技術を用いずに各色個別に形成しなくてはならない。そ こでメタルマスクを用いて所望の画素以外を隠し、必要 箇所だけ選択的に有機発光層および陰極を形成するのが 好ましい。

【0159】即ち、まず赤色に対応する画素以外を全て 隠すマスクをセットし、そのマスクを用いて赤色発光の 有機発光層を選択的に形成する。次いで、緑色に対応す る画素以外を全て隠すマスクをセットし、そのマスクを 用いて緑色発光の有機発光層を選択的に形成する。次い で、同様に青色に対応する画素以外を全て隠すマスクを セットし、そのマスクを用いて青色発光の有機発光層を 選択的に形成する。なお、ここでは全て異なるマスクを 用いるように記載しているが、同じマスクを使いまわし ても構わない。また、全画素に有機発光層を形成するま で真空を破らずに処理することが好ましい。

【0160】ここではRGBに対応した3種類のOLE Dを形成する方式を用いたが、白色発光のOLEDとカ ラーフィルタを組み合わせた方式、青色または青緑発光 のOLEDと蛍光体(蛍光性の色変換層:CCM)とを 組み合わせた方式、陰極(対向電極)に透明電極を利用 してRGBに対応したOLEDを重ねる方式などを用い ても良い。

【0161】なお、有機発光層5075としては公知の 材料を用いることが出来る。公知の材料としては、駆動 05の第1の不純物領域5023に接続されている。ま 40 電圧を考慮すると有機材料を用いるのが好ましい。例え ば正孔注入層、正孔輸送層、発光層および電子注入層で なる4層構造を有機発光層とすれば良い。

> 【0162】次に陰極5076を形成する。本実施例で はOLEDの陰極としてMgAg電極を用いた例を示す が、公知の他の材料であっても良い。

> 【0163】次いで、有機発光層および陰極を覆って保 護電極5077を形成する。保護電極5077が有機発 光層を水分等から保護し、OLEDの信頼性を高めるこ とが出来る。この保護電極5077としてはアルミニウ

77は有機発光層および陰極を形成した時とは異なるマ スクを用いて真空蒸着法で形成すれば良い。また、有機 発光層および陰極を形成した後で大気解放しないで連続 的に形成することが好ましい。

【0164】こうして図9(B)に示すような構造のア クティブマトリクス型発光装置が完成する。

【0165】ところで、本実施例の作製方法で作製され たTFTは、画素部だけでなく駆動回路に用いること で、非常に高い信頼性を示し、動作特性も向上しうる。 晶性を高めることも可能である。それによって、信号線 駆動回路の駆動周波数を10MHz以上にすることが可 能である。

【0166】まず、極力動作速度を落とさないようにホ ットキャリア注入を低減させる構造を有するTFTを、 駆動回路を形成するCMOS回路のNチャネル型TFT として用いる。なお、ここでいう駆動回路としては、シ フトレジスタ、バッファ、レベルシフタ、線順次駆動に おけるラッチ、点順次駆動におけるトランスミッション ゲートなどが含まれる。

【0167】本実施例の場合、Nチャネル型TFTの活 性層は、ソース領域、ドレイン領域、GOLD領域、L DD領域およびチャネル形成領域を含み、GOLD領域 はゲート絶縁膜を介してゲート電極と重なっている。

【0168】また、CMOS回路のPチャネル型TFT は、ホットキャリア注入による劣化が殆ど気にならない ので、特にLDD領域を設けなくても良い。勿論、Nチ ャネル型TFTと同様にLDD領域を設け、ホットキャ リア対策を講じることも可能である。

【0169】その他、駆動回路において、チャネル形成 30 領域を双方向に電流が流れるようなCMOS回路、即 ち、ソース領域とドレイン領域の役割が入れ替わるよう なCMOS回路が用いられる場合、CMOS回路を形成 するNチャネル型TFTは、チャネル形成領域の両サイ ドにチャネル形成領域を挟む形でLDD領域を形成する ことが好ましい。このような例としては、点順次駆動に 用いられるトランスミッションゲートなどが挙げられ る。また駆動回路において、オフ電流値を極力低く抑え る必要のあるCMOS回路が用いられる場合、CMOS 回路を形成するNチャネル型TFTは、LDD領域の一 40 部がゲート絶縁膜を介してゲート電極と重なる構成を有 していることが好ましい。このような例としては、やは り、点順次駆動に用いられるトランスミッションゲート などが挙げられる。

【0170】なお、実際には図9(B)の状態まで完成 したら、さらに外気に曝されないように、気密性が高 く、脱ガスの少ない保護フィルム(ラミネートフィル ム、紫外線硬化樹脂フィルム等)や透光性のシーリング 材でパッケージング(封入)することが好ましい。その 際、シーリング材の内部を不活性雰囲気にしたり、内部 50 施例の有機発光層の構成はこれに限定されない。有機発

に吸湿性材料(例えば酸化バリウム)を配置したりする とOLEDの信頼性が向上する。

28

【0171】また、パッケージング等の処理により気密 性を高めたら、基板上に形成された素子又は回路から引 き回された端子と外部信号端子とを接続するためのコネ クタ (フレキシブルプリントサーキット: FPC) を取 り付けて製品として完成する。

【0172】なお本実施例ではスイッチング用TFTと 消去用TFTとがシングルゲート構造を有する場合につ また結晶化工程においてNi等の金属触媒を添加し、結 10 いて示したが、スイッチング用TFTと消去用TFTと がマルチゲート構造を有していても良い。マルチゲート 構造を有するTFTは、シングルゲート構造を有するT FTに比べてオフ電流を抑えることができる。そのた め、スイッチング用TFTをマルチゲート構造にするこ とは、スイッチング素子として用いるのにより望まし 11

> 【0173】なお本実施例は、実施例1または実施例2 と組み合わせて実施することが可能である。

【0174】 (実施例4) 実施例3では、陽極を画素電 20 極として用い、陰極を対向電極として用いた例について 説明したが、本実施例では、陰極を画素電極として用 い、陽極を対向電極として用いた画素の構成について説 明する。

【0175】図11に本実施例の画素の断面図を示す。 図11において、5300はスイッチング用TFT、5 301、5302は駆動用TFT、5303は消去用T FTである。なお本実施例では駆動用TFTが2×2個 設けられた画素の構成について説明するが、図11では そのうち2つの駆動用TFTのみ図示した。

【0176】図11において、スイッチング用TFT5 300と、消去用TFT5303はnチャネル型TFT を用いている。スイッチング用TFT5300と、消去 用TFT5303は、nチャネル型TFTでもpチャネ ル型TFTでもどちらでも良い。

【0177】また図11において、駆動用TFT530 1、5302はnチャネル型TFTである。本実施例で はOLEDの陰極を画素電極として用い、陽極を対向電 極として用いており、駆動用TFTは全てnチャネル型 TFTであることが望ましい。

【0178】5310はOLEDに相当する。OLED 5310は、陰極である画素電極5311と、有機発光 層5312と、陽極である対向電極5313を有してい る。

【0179】本実施例では画素電極5311として30 0 nm厚のアルミニウム合金膜(1wt%のチタンを含有 したアルミニウム膜)を用いた。

【0180】また図示しないが、有機発光層5312 は、陰極に近い側に発光層と、陽極に近い側に正孔注入 層を有している。なお、これはほんの一例であり、本実 光層の組み合わせは、既に様々な例が報告されており、 そのいずれの構成を用いても構わない。

【0181】対向電極5313は、透明導電膜でなる陽 極を120nmの厚さに形成する。本実施例では、酸化 インジウムに10~20wt%の酸化亜鉛を添加した透 明導電膜を用いる。成膜方法は、有機発光層5312を 劣化させないように、室温で蒸着法により形成すること が好ましい。

【0182】対向電極5313を形成したら、プラズマ CVD法により窒化酸化珪素膜でなる第2パッシベーシ 10 ョン膜5314を300nmの厚さに形成する。このと きも成膜温度に留意する必要がある。成膜温度を下げる にはリモートプラズマCVD法を用いると良い。

【0183】本実施例の発光装置は、OLED5310 において発せられた光が、画素電極5311を透過せず に、対向電極5313側に透過される。そのため、基板 上に形成されたTFTによって光が遮られることがな い。したがって、画素電極に陽極を用い、対向電極に陰 極を用いる場合に比べて、OLEDに流れる電流を増や さなくとも、OLEDパネルの輝度を高くすることが可 20 能である。また、各画素におけるTFTの配置および数 に、OLEDパネルの発光輝度が左右されることがな 11

【0184】なお本実施例ではスイッチング用TFTと 消去用TFTとがシングルゲート構造を有する場合につ いて示したが、スイッチング用TFTと消去用TFTと がマルチゲート構造を有していても良い。マルチゲート 構造を有するTFTは、シングルゲート構造を有するT FTに比べてオフ電流を抑えることができる。そのた とは、スイッチング素子として用いるのにより望まし 11

【0185】本実施例は、実施例1または実施例2と組 み合わせて実施することが可能である。

【0186】(実施例5)本実施例では、ボトムゲート 型のTFTを用いた、本発明の発光装置の画素の構成に ついて説明する。但し、説明を簡単にするために、駆動 用TFT群は、2×2ある駆動用TFTのうち、2つだ けを示して説明する。また、本実施例では画素部のTF Tの作製方法についてのみ説明するが、画素部とその周 40 辺に設けられる駆動回路(信号線駆動回路、第1走査線 駆動回路、第2走査線駆動回路)のTFTを同時に作製 することも可能である。

【0187】図12に、本実施例の発光装置の画素の断 面図を示す。

【0188】5400はスイッチング用TFT、540 1、5402は駆動用TFT、5403は消去用TFT である。

【0189】スイッチング用TFT5400は、ゲート 電極5410と、ゲート電極5410に接するゲート絶 50

緑膜5411と、ゲート絶縁膜5411に接する島状の 半導体膜5412とを有している。半導体膜5412 は、チャネル形成領域5413と、チャネル形成領域5 413に接している、LDD領域に相当する第2の不純 物領域5414、5415と、LDD領域5414、5 415に接する第1の不純物領域5416、5417と を有している。

30

【0190】駆動用TFT5401、5402は、ゲー ト電極5420、5421と、ゲート電極5420、5 421に接するゲート絶縁膜5411と、ゲート絶縁膜 5411に接する島状の半導体膜5422とを有してい る。半導体膜5422は、チャネル形成領域5423、 5424と、チャネル形成領域5423、5424に接 している不純物領域5425~5427とを有してい

【0191】消去用TFT5403は、ゲート電極54 30と、ゲート電極5430に接するゲート絶縁膜54 11と、ゲート絶縁膜5411に接する島状の半導体膜 5432とを有している。半導体膜5432は、チャネ ル形成領域5433と、チャネル形成領域5433に接 している、LDD領域に相当する第2の不純物領域54 34、5435と、LDD領域5434、5435に接 する第1の不純物領域5436、5437とを有してい

【0192】駆動用TFT5402が有する不純物領域 5427は、OLED5450が有する画素電極545 1に配線5452を介して接続されている。

【0193】なお本実施例ではスイッチング用TFTと 消去用TFTとがシングルゲート構造を有する場合につ め、スイッチング用TFTをマルチゲート構造にするこ 30 いて示したが、スイッチング用TFTと消去用TFTと がマルチゲート構造を有していても良い。マルチゲート 構造を有するTFTは、シングルゲート構造を有するT FTに比べてオフ電流を抑えることができる。そのた め、スイッチング用TFTをマルチゲート構造にするこ とは、スイッチング素子として用いるのにより望まし

> 【0194】また本実施例では、陽極を画素電極として 用いた場合について説明したが、陰極を画素電極として 用いても良い。この場合、駆動用TFT5401、54 02はnチャネル型TFTであることが望ましい。

> 【0195】なお本実施例は、実施例1または実施例2 と組み合わせて実施することが可能である。

> 【0196】(実施例6)本実施例では、実施の形態1 に示した駆動方法に対応した、発光装置の駆動回路(信 号線駆動回路、第1及び第2走査線駆動回路)の構成に ついて説明する。

> 【0197】図14に本実施例の自発光装置の駆動回路 のプロック図を示す。図14(A)は信号線駆動回路6 01であり、シフトレジスタ602、ラッチ(A)60 3、ラッチ(B) 604を有している。

【0198】信号線駆動回路601において、シフトレジスタ602にクロック信号(CLK)およびスタートパルス(SP)が入力される。シフトレジスタ602は、これらのクロック信号(CLK)およびスタートパルス(SP)に基づきタイミング信号を順に発生させ、バッファ等(図示せず)を通して後段の回路へタイミング信号を順次入力する。

31

【0199】シフトレジスタ602からのタイミング信号は、バッファ等によって緩衝増幅される。タイミング信号が入力される配線には、多くの回路あるいは素子が10接続されているために負荷容量(寄生容量)が大きい。この負荷容量が大きいために生ずるタイミング信号の立ち上がりまたは立ち下がりの"鈍り"を防ぐために、このバッファが設けられる。なおバッファは必ずしも設ける必要はない。

【0200】バッファによって緩衝増幅されたタイミング信号は、ラッチ(A)603に入力される。ラッチ (A)603は、nビットのデジタルビデオ信号を処理 する複数のステージのラッチを有している。ラッチ

(A) 603は、前記タイミング信号が入力されると、信号線駆動回路601の外部から入力されるnビットのデジタルビデオ信号を順次取り込み、保持する。

【0201】なお、ラッチ(A)603にデジタルビデオ信号を取り込む際に、ラッチ(A)603が有する複数のステージのラッチに、順にデジタルビデオ信号を入力しても良い。しかし本発明はこの構成に限定されない。ラッチ(A)603が有する複数のステージのラッチをいくつかのグループに分け、各グループごとに並行して同時にデジタルビデオ信号を入力する、いわゆる分割駆動を行っても良い。なおこのときのグループの数を30分割数と呼ぶ。例えば4つのステージごとにラッチをグループに分けた場合、4分割で分割駆動すると言う。

【0202】ラッチ(A)603の全てのステージのラッチにデジタルビデオ信号の書き込みが一通り終了するまでの時間を、ライン期間と呼ぶ。実際には、上記ライン期間に水平帰線期間が加えられた期間をライン期間に含むことがある。

【0203】1ライン期間が終了すると、ラッチ(B) 604にラッチシグナル(Latch Signal)が入力される。この瞬間、ラッチ(A) 603に書き込まれ保持さ 40れているデジタルビデオ信号は、ラッチ(B) 604に一斉に送出され、ラッチ(B) 604の全ステージのラッチに書き込まれ、保持される。

【0204】デジタルビデオ信号をラッチ(B)604 に送出し終えたラッチ(A)603には、シフトレジス タ602からのタイミング信号に基づき、デジタルビデ オ信号の書き込みが順次行われる。

【0205】この2順目の1ライン期間中には、ラッチ (B) 603に書き込まれ、保持されているデジタルビ デオ信号が信号線に入力される。 【0206】なお、シフトレジスタの代わりにデコーダ 回路等の別の回路を用いて、ラッチ回路に順にデジタル ビデオ信号を書きこむようにしても良い。

【0207】図14(B)は第1走査線駆動回路の構成を示すプロック図である。

【0208】第1走査線駆動回路605は、それぞれシフトレジスタ606、バッファ607を有している。また場合によってはレベルシフトを有していても良い。

【0209】第1走査線駆動回路605において、シフトレジスタ606からのタイミング信号がバッファ607に入力され、対応する第1走査線に入力される。第1走査線には、1ライン分の画素のスイッチング用TFTのゲート電極が接続されている。そして、1ライン分の画素のスイッチング用TFTを一斉にONにしなくてはならないので、バッファは大きな電流を流すことが可能なものが用いられる。

【0210】なお第2走査線駆動回路は第1走査線駆動回路の構成と同じであるので、図14(B)を参考にする。ただし第2走査線駆動回路の場合、バッファからの出力は第2走査線に入力される。また第2走査線には、1ライン分の画素の消去用TFTのゲート電極が接続されている。そして、1ライン分の画素の消去用TFTを一斉にONにしなくてはならないので、バッファは大きな電流を流すことが可能なものが用いられる。

【0211】なお、シフトレジスタの代わりにデコーダ 回路等の別の回路を用いて、ゲート信号を選択し、タイ ミング信号を供給するようにしても良い。

【0212】本発明において用いられる駆動回路は、本 実施例で示した構成に限定されない。本実施例は、実施 例1~実施例5と自由に組み合わせて実施することが可 能である。

【0213】(実施例7)本実施例では、実施の形態1 に示した駆動方法に対応する、図13で示した信号線駆動回路601の詳しい構成について説明する。

【0214】図14に本実施例の信号線駆動回路の回路 図を示す。シフトレジスタ801、ラッチ(A)(80 2)、ラッチ(B)(803)、が図14に示すように 配置されている。なお本実施例では、1組のラッチ

(A) (802) と1組のラッチ(B) (803) が、4本の信号線S t  $\sim S$  (t + 3) に対応している。また本実施例では信号が有する電圧の振幅の幅を変えるレベルシフトを設けなかったが、設計者が適宜設けるようにしても良い。

【0215】クロック信号CLK、CLKの極性が反転したクロック信号CLKB、スタートパルス信号SP、駆動方向切り替え信号SL/Rはそれぞれ図に示した配線からシフトレジスタ801に入力される。また外部から入力されるデジタルビデオ信号VDは図に示した配線からラッチ(A)(802)に入力される。ラッチ信号 S\_LAT、S\_LATの極性が反転した信号S\_LA

Tbはそれぞれ図に示した配線からラッチ(B)(80 3) に入力される。

【0216】ラッチ(A)(802)の詳しい構成につ いて、信号線Stに対応するラッチ(A)(802)の 一部804を例にとって説明する。ラッチ(A)(80 2) の一部804は2つのクロックドインバーターと2 つのインバーターを有している。

【0217】ラッチ(A)(802)の一部804の上 面図を図17に示す。831a、831bはそれぞれ、 ラッチ(A) (802) の一部804が有するインバー 10 ターの1つを形成するTFTの活性層であり、836は 該インバータの1つを形成するTFTの共通のゲート電 極である。また832a、832bはそれぞれ、ラッチ (A) (802) の一部804が有するもう1つのイン バーターを形成するTFTの活性層であり、837a、 837 bは活性層832a、832 b上にそれぞれ設け られたゲート電極である。なおゲート電極837a、8 37bは電気的に接続されている。

【0218】833a、833bはそれぞれ、ラッチ (A) (802) の一部804が有するクロックドイン 20 バーターの1つを形成するTFTの活性層である。活性 層833a上にはゲート電極838a、838bが設け られており、ダブルゲート構造となっている。また活性 層833b上にはゲート電極838b、839が設けら れており、ダブルゲート構造となっている。

【0219】834a、834bはそれぞれ、ラッチ (A) (802) の一部804が有するもう1つのクロ ックドインバーターを形成するTFTの活性層である。 活性層834a上にはゲート電極839、840が設け られており、ダブルゲート構造となっている。また活性 30 層834b上にはゲート電極840、841が設けられ ており、ダブルゲート構造となっている。

【0220】本実施例は、実施例1~実施例6と組み合 わせて実施することが可能である。

【0221】 (実施例8) 本実施例では、OLEDが形 成された基板を、OLEDが大気に触れないように封止 して、本発明の発光装置を作製する工程について説明す る。なお、図16 (A) は本発明の発光装置の上面図で あり、図16 (B) は図16 (A) のA-A' における 断面図その断面図である。図16(C)は図16(A) のB-B'における断面図その断面図である。

【0222】基板4001上に設けられた画素部400 2と、信号線駆動回路4003と、第1及び第2の走査 線駆動回路4004a、bとを囲むようにして、シール 材4009が設けられている。また画素部4002と、 信号線駆動回路4003と、第1及び第2の走査線駆動 回路4004a、bとの上にシーリング材4008が設 けられている。よって画素部4002と、信号線駆動回 路4003と、第1及び第2の走査線駆動回路4004

ング材4008とによって、充填材4210で密封され

【0223】また基板4001上に設けられた画素部4 002と、信号線駆動回路4003と、第1及び第2の 走査線駆動回路4004a、bとは、複数のTFTを有 している。図16(B)では代表的に、下地膜4010 上に形成された、信号線駆動回路4003に含まれる駆 動回路用TFT(但し、ここではnチャネル型TFTと pチャネル型TFTを図示する) 4201及び画素部4 002に含まれる駆動用TFTの1つ4202を図示し

【0224】本実施例では、駆動回路用TFT4201 には公知の方法で作製されたpチャネル型TFTまたは nチャネル型TFTが用いられ、駆動用TFT4202 には公知の方法で作製されたpチャネル型TFTが用い られる。また、画素部4002には駆動用TFT420 2のゲートに接続された保持容量(図示せず)が設けら れる。

【0225】駆動回路用TFT4201及び駆動用TF T4202上には層間絶縁膜(平坦化膜)4301が形 成され、その上に駆動用TFT4202のドレインと電 気的に接続する画素電極(陽極)4203が形成され る。画素電極4203としては仕事関数の大きい透明導 電膜が用いられる。透明導電膜としては、酸化インジウ ムと酸化スズとの化合物、酸化インジウムと酸化亜鉛と の化合物、酸化亜鉛、酸化スズまたは酸化インジウムを 用いることができる。また、前記透明導電膜にガリウム を添加したものを用いても良い。

【0226】そして、画素電極4203の上には絶縁膜 4302が形成され、絶縁膜4302は画素電極420 3の上に開口部が形成されている。この開口部におい て、画素電極4203の上には有機発光層4204が形 成される。有機発光層4204は公知の有機発光材料ま たは無機発光材料を用いることができる。また、有機発 光材料には低分子系(モノマー系)材料と高分子系(ポ リマー系) 材料があるがどちらを用いても良い。

【0227】有機発光層4204の形成方法は公知の蒸 着技術もしくは塗布法技術を用いれば良い。また、有機 発光層の構造は正孔注入層、正孔輸送層、発光層、電子 40 輸送層または電子注入層を自由に組み合わせて積層構造 または単層構造とすれば良い。

【0228】有機発光層4204の上には遮光性を有す る導電膜(代表的にはアルミニウム、銅もしくは銀を主 成分とする導電膜またはそれらと他の導電膜との積層 膜)からなる陰極4205が形成される。また、陰極4 205と有機発光層4204の界面に存在する水分や酸 素は極力排除しておくことが望ましい。従って、有機発 光層4204を窒素または希ガス雰囲気で形成し、酸素 や水分に触れさせないまま陰極4205を形成するとい a、bとは、基板4001とシール材4009とシーリ 50 った工夫が必要である。本実施例ではマルチチャンバー

方式 (クラスターツール方式) の成膜装置を用いること で上述のような成膜を可能とする。そして陰極4205 は所定の電圧が与えられている。

【0229】以上のようにして、画素電極(陽極)42 03、有機発光層4204及び陰極4205からなる〇 LED4303が形成される。そしてOLED4303 を覆うように、絶縁膜4302上に保護膜4303が形 成されている。保護膜4303は、OLED4303に 酸素や水分等が入り込むのを防ぐのに効果的である。

【0230】4005aは電源線に接続された引き回し 10 配線であり、駆動用TFT4202のソース領域に電気 的に接続されている。引き回し配線4005aはシール 材4009と基板4001との間を通り、異方導電性フ ィルム4300を介してFPC4006が有するFPC 用配線4301に電気的に接続される。

【0231】シーリング材4008としては、ガラス 材、金属材(代表的にはステンレス材)、セラミックス 材、プラスチック材(プラスチックフィルムも含む)を 用いることができる。プラスチック材としては、FRP (Fiberglass-Reinforced Pl astics) 板、PVF (ポリピニルフルオライド) フィルム、マイラーフィルム、ポリエステルフィルムま たはアクリル樹脂フィルムを用いることができる。ま た、アルミニウムホイルをPVFフィルムやマイラーフ ィルムで挟んだ構造のシートを用いることもできる。

【0232】但し、OLEDからの光の放射方向がカバ 一材側に向かう場合にはカバー材は透明でなければなら ない。その場合には、ガラス板、プラスチック板、ポリ エステルフィルムまたはアクリルフィルムのような透明 物質を用いる。

【0233】また、充填材4103としては窒素やアル ゴンなどの不活性な気体の他に、紫外線硬化樹脂または 熱硬化樹脂を用いることができ、PVC(ポリビニルク ロライド)、アクリル、ポリイミド、エポキシ樹脂、シ リコーン樹脂、PVB(ポリビニルブチラル)またはE VA (エチレンビニルアセテート) を用いることができ る。本実施例では充填材として窒素を用いた。

【0234】また充填材4103を吸湿性物質(好まし くは酸化バリウム)もしくは酸素を吸着しうる物質にさ らしておくために、シーリング材4008の基板400 40 1側の面に凹部4007を設けて吸湿性物質または酸素 を吸着しうる物質4207を配置する。そして、吸湿性 物質または酸素を吸着しうる物質4207が飛び散らな いように、凹部カバー材4208によって吸湿性物質ま たは酸素を吸着しうる物質4207は凹部4007に保 持されている。なお凹部カバー材4208は目の細かい メッシュ状になっており、空気や水分は通し、吸湿性物 質または酸素を吸着しうる物質4207は通さない構成 になっている。吸湿性物質または酸素を吸着しうる物質 4207を設けることで、OLED4303の劣化を抑 50

制できる。

【0235】図16 (C) に示すように、画素電極42 03が形成されると同時に、引き回し配線4005a上 に接するように導電性膜4203aが形成される。

36

【0236】また、異方導電性フィルム4300は導電 性フィラー4300aを有している。基板4001とF PC4006とを熱圧着することで、基板4001上の 導電性膜4203aとFPC4006上のFPC用配線 4301とが、導電性フィラー4300aによって電気 的に接続される。

【0237】なお本実施例は、実施例1~7と組み合わ せて実施することが可能である。

【0238】 (実施例9) 本発明の発光装置において、 OLEDが有する有機発光層に用いられる材料は、有機 発光材料に限定されず、無機発光材料を用いても実施で きる。但し、現在の無機発光材料は非常に駆動電圧が高 いため、そのような駆動電圧に耐えうる耐圧特性を有す るTFTを用いなければならない。

【0239】または、将来的にさらに駆動電圧の低い無 20 機発光材料が開発されれば、本発明に適用することは可 能である。

【0240】また、本実施例の構成は、実施例1~8と 組み合わせて実施することが可能である。

【0241】(実施例10)本発明において、三重項励 起子からの燐光を発光に利用できる有機発光材料を用い ることで、外部発光量子効率を飛躍的に向上させること ができる。これにより、OLEDの低消費電力化、長寿 命化、および軽量化が可能になる。


【0242】ここで、三重項励起子を利用し、外部発光 30 量子効率を向上させた報告を示す。

(T. Tsutsui, C. Adachi, S. Saito, Photochemical Proce sses in Organized Molecular Systems, ed. K. Honda, (Elsevier Sci. Pub., Tokyo, 1991) p. 437.)

【0243】上記の論文により報告された有機発光材料 (クマリン色素) の分子式を以下に示す。

[0244]

【化1】



[0245] (M. A. Baldo, D. F. O'Brien, Y. You, A. Shou stikov, S. Sibley, M. E. Thompson, S. R. Forrest, Nature 395 (1998) p. 151.)

【0246】上記の論文により報告された有機発光材料 (P t 錯体) の分子式を以下に示す。

[0247]


【化2】

[0248] (M. A. Baldo, S. Lamansky, P. E. Burrrows, M. E. Thompson, S. R. Forrest, Appl. Phys. Lett., 75 (199) 9) p. 4.) (T. Tsutsui, M. -J. Yang, M. Yahiro, K. Nakamu ra. T. Watanabe, T. tsuji, Y. Fukuda, T. Wakimoto, S. Ma yaguchi, Jpn. Appl. Phys., 38 (12B) (1999) L1502.)

【0249】上記の論文により報告された有機発光材料 (Ir 錯体) の分子式を以下に示す。

[0250]

【化3】



【0251】以上のように三重項励起子からの燐光発光 を利用できれば原理的には一重項励起子からの蛍光発光 を用いる場合より3~4倍の高い外部発光量子効率の実 現が可能となる。

【0252】なお本実施例は、実施例1~9と組み合わ せて実施することが可能である。

【0253】 (実施例11) OLEDに用いられる有機 発光材料は低分子系と高分子系に大別される。本発明の 発光装置は、低分子系の有機発光材料でも高分子系の有 機発光材料でも用いることができる。

【0254】低分子系の有機発光材料は、蒸着法により 成膜される。したがって積層構造をとりやすく、ホール 輸送層、電子輸送層などの機能が異なる膜を積層するこ とで高効率化しやすい。

【0255】低分子系の有機発光材料としては、キノリ ノールを配位子としたアルミニウム錯体Alqュ、トリ フェニルアミン誘導体(TPD)等が挙げられる。

【0256】一方、高分子系の有機発光材料は低分子系 に比べて物理的強度が高く、素子の耐久性が高い。また 塗布により成膜することが可能であるので、素子の作製 が比較的容易である。

【0257】高分子系の有機発光材料を用いた発光素子 の構造は、低分子系の有機発光材料を用いたときと基本 的には同じであり、陰極/有機発光層/陽極となる。し かし、高分子系の有機発光材料を用いた有機発光層を形 成する際には、低分子系の有機発光材料を用いたときの 50 ン酸 [PSS] の混合物等が挙げられる。

ような積層構造を形成させることは難しく、知られてい る中では2層の積層構造が有名である。具体的には、陰 極/発光層/正孔輸送層/陽極という構造である。な お、高分子系の有機発光材料を用いた発光素子の場合に は、陰極材料としてCaを用いることも可能である。

【0258】なお、素子の発光色は、発光層を形成する 材料で決まるため、これらを選択することで所望の発光 を示す発光素子を形成することができる。発光層の形成 に用いることができる高分子系の有機発光材料は、ポリ 10 パラフェニレンビニレン系、ポリパラフェニレン系、ポ リチオフェン系、ポリフルオレン系が挙げられる。

【0259】ポリパラフェニレンビニレン系には、ポリ (パラフェニレンビニレン) [PPV] の誘導体、ポリ (2, 5-ジアルコキシー1, 4-フェニレンビニレ ン) [RO-PPV]、ポリ (2-(2'-エチルーへキ ソキシ) -5-メトキシ-1, 4-フェニレンビニレ ン) [MEH-PPV]、ポリ(2-(ジアルコキシフェ ニル) -1,4-フェニレンピニレン) [ROPh-PP V]等が挙げられる。

20 【0260】ポリパラフェニレン系には、ポリパラフェ ニレン [PPP] の誘導体、ポリ(2, 5-ジアルコキ シー1, 4-フェニレン) [RO-PPP]、ポリ(2, 5-ジヘキソキシ-1, 4-フェニレン) 等が挙げられ

【0261】ポリチオフェン系には、ポリチオフェン [PT] の誘導体、ポリ (3-アルキルチオフェン) [PAT]、ポリ(3-ヘキシルチオフェン) [PH T]、ポリ(3 – シクロヘキシルチオフェン) [PCH T]、ポリ(3-シクロヘキシル-4-メチルチオフェ 30 ン) [PCHMT]、ポリ(3,4-ジシクロヘキシル チオフェン) [PDCHT]、ポリ[3-(4-オクチ ルフェニル) -チオフェン] [POPT]、ポリ[3-(4-オクチルフェニル)-2,2ビチオフェン][P TOPT] 等が挙げられる。

【0262】ポリフルオレン系には、ポリフルオレン [PF] の誘導体、ポリ(9, 9-ジアルキルフルオレ ン) [PDAF]、ポリ(9,9-ジオクチルフルオレ ン) [PDOF] 等が挙げられる。

【0263】なお、正孔輸送性の高分子系の有機発光材 40 料を、陽極と発光性の高分子系有機発光材料の間に挟ん で形成すると、陽極からの正孔注入性を向上させること ができる。一般にアクセプター材料と共に水に溶解させ たものをスピンコート法などで塗布する。また、有機溶 媒には不溶であるため、上述した発光性の有機発光材料 との積層が可能である。

[0264] 正孔輸送性の高分子系の有機発光材料とし ては、PEDOTとアクセプター材料としてのショウノ ウスルホン酸(CSA)の混合物、ポリアニリン[PA N I ] とアクセプター材料としてのポリスチレンスルホ

【0265】なお、本実施例の構成は、実施例1~実施 例10のいずれの構成とも自由に組み合わせて実施する ことが可能である。

【0266】(実施例12)発光装置は自発光型である ため、液晶ディスプレイに比べ、明るい場所での視認性 に優れ、視野角が広い。従って、様々な電子機器の表示 部に用いることができる。

【0267】本発明の発光装置を用いた電子機器とし て、ビデオカメラ、デジタルカメラ、ゴーグル型ディス ンシステム、音響再生装置(カーオーディオ、オーディ オコンポ等)、ノート型パーソナルコンピュータ、ゲー ム機器、携帯情報端末(モバイルコンピュータ、携帯電 話、携帯型ゲーム機または電子書籍等)、記録媒体を備 えた画像再生装置(具体的にはDVD(digital versatile disc)等の記録媒体を再生 し、その画像を表示しうるディスプレイを備えた装置) などが挙げられる。特に、斜め方向から画面を見る機会 が多い携帯情報端末は、視野角の広さが重要視されるた

【0268】図17 (A) は表示装置であり、筐体20 01、支持台2002、表示部2003、スピーカー部 2004、ビデオ入力端子2005等を含む。本発明の 発光装置は表示部2003に用いることができる。発光 装置は自発光型であるためバックライトが必要なく、液 晶ディスプレイよりも薄い表示部とすることができる。 なお、表示装置は、パソコン用、TV放送受信用、広告 表示用などの全ての情報表示用表示装置が含まれる。

の具体例を図17に示す。

【0269】図17 (B) はデジタルスチルカメラであ 30 り、本体2101、表示部2102、受像部2103、 操作キー2104、外部接続ポート2105、シャッタ -2106等を含む。本発明の発光装置は表示部210 2に用いることができる。

【0270】図17(C)はノート型パーソナルコンピ ュータであり、本体2201、筐体2202、表示部2 203、キーボード2204、外部接続ポート220 5、ポインティングマウス2206等を含む。本発明の 発光装置は表示部2203に用いることができる。

【0271】図17 (D) はモバイルコンピュータであ 40 り、本体2301、表示部2302、スイッチ230 3、操作キー2304、赤外線ポート2305等を含 む。本発明の発光装置は表示部2302に用いることが できる。

【0272】図17(E)は記録媒体を備えた携帯型の 画像再生装置(具体的にはDVD再生装置)であり、本 体2401、筐体2402、表示部A2403、表示部 B2404、記録媒体 (DVD等) 読み込み部240 5、操作キー2406、スピーカー部2407等を含

示部B2404は主として文字情報を表示するが、本発 明の発光装置はこれら表示部A、B2403、2404 に用いることができる。なお、記録媒体を備えた画像再 生装置には家庭用ゲーム機器なども含まれる。

【0273】図17(F)はゴーグル型ディスプレイ (ヘッドマウントディスプレイ)であり、本体250 1、表示部2502、アーム部2503を含む。本発明 の発光装置は表示部2502に用いることができる。

【0274】図17(G)はビデオカメラであり、本体 プレイ (ヘッドマウントディスプレイ)、ナビゲーショ 10 2601、表示部2602、筐体2603、外部接続ポ ート2604、リモコン受信部2605、受像部260 6、バッテリー2607、音声入力部2608、操作キ -2609等を含む。本発明の発光装置は表示部260 2に用いることができる。

【0275】ここで図17 (H) は携帯電話であり、本 体2701、筐体2702、表示部2703、音声入力 部2704、音声出力部2705、操作キー2706、 外部接続ポート2707、アンテナ2708等を含む。 本発明の発光装置は表示部2703に用いることができ め、発光装置を用いることが望ましい。それら電子機器 20 る。なお、表示部2703は黒色の背景に白色の文字を 表示することで携帯電話の消費電力を抑えることができ る。

> 【0276】なお、将来的に有機発光材料の発光輝度が 髙くなれば、出力した画像情報を含む光をレンズ等で拡 大投影してフロント型若しくはリア型のプロジェクター に用いることも可能となる。

> 【0277】また、上記電子機器はインターネットやC ATV(ケーブルテレビ)などの電子通信回線を通じて 配信された情報を表示することが多くなり、特に動画情 報を表示する機会が増してきている。有機発光材料の応 答速度は非常に高いため、発光装置は動画表示に好まし

> 【0278】また、発光装置は発光している部分が電力 を消費するため、発光部分が極力少なくなるように情報 を表示することが望ましい。従って、携帯情報端末、特 に携帯電話や音響再生装置のような文字情報を主とする 表示部に発光装置を用いる場合には、非発光部分を背景 として文字情報を発光部分で形成するように駆動するこ とが望ましい。

【0279】以上の様に、本発明の適用範囲は極めて広 く、あらゆる分野の電子機器に用いることが可能であ る。また、本実施例の電子機器は実施例1~11に示し たいずれの構成の発光装置を用いても良い。

[0280]

【発明の効果】本発明は上記構成により、TFTによっ て I " 、ー V。 、特性に多少のばらつきがあっても、等しい ゲート電圧がかかったときに出力される電流量のばらつ きを抑えることができる。よって Ips - Vcs 特性のパラ ツキによって、同じ電圧の信号を入力してもOLEDの む。表示部A2403は主として画像情報を表示し、表 50 発光量が隣接画素で大きく異なってしまうという現象を

抑制することが可能になる。

【0281】また、本発明では、表示を行わない非表示期間を設けることができる。従来のデューティー比(画素が発光して階調表示を行う期間の1フレーム期間に占める割合)が100%であるホールド型のアナログ駆動法の場合、動画がぼけてしまい、高速応答で動画表示に向いているというOLEDの特徴を十分に生かしきれなかった。しかし、本発明の発光装置では、非表示期間を設けてインパルス型の駆動をすることができるので、動画がぼけるのを回避することができる。

41


#### 【図面の簡単な説明】

- 【図1】 本発明の発光装置の回路構成を示すプロック図。
- 【図2】 本発明の発光装置の画素の回路図。
- 【図3】 各期間における画素の電気的接続を示す図。
- 【図4】 本発明の発光装置の駆動方法を示す図。
- 【図5】 本発明の発光装置の駆動方法を示す図。
- 【図6】 本発明の発光装置の駆動方法を示す図。


【図7】 本発明の発光装置の作製行程を示す図。

- 【図8】 本発明の発光装置の作製行程を示す図。
- 【図9】 本発明の発光装置の作製行程を示す図。
- 【図10】 本発明の発光装置の画素上面図。
- 【図11】 本発明の発光装置の断面図。
- 【図12】 本発明の発光装置の断面図。
- 【図13】 本発明の発光装置の駆動回路の構成を示すプロック図。
- 【図14】 本発明の発光装置の信号線駆動回路の回路 10 図。
  - 【図 1 5 】 本発明の発光装置の信号線駆動回路のラッチ上面図。
    - 【図16】 本発明の発光装置の外観図及び断面図。
    - 【図17】 本発明の発光装置を用いた電子機器。
    - 【図18】 従来の発光装置の画素部の回路図。
    - 【図19】 TFTのIps-Vas特性を示す図。
    - 【図20】 特願2000-359032号に記載の画素の回路図。


[図1]





【図2】




【図11】









【図6】





【図7】






[図14]








【図17】

【図19】



フロ	ロン	ŀ.	~	32	ഗ്യ	连

(51) Int. Cl. 7	識別記号	F I	テーマコード(参考)
G 0 9 G 3	6 4 1	G 0 9 G 3/20	6 4 1 E
	6 4 2		6 4 2 C
	6 6 0		6 6 0 V
H05B 33	3/14	H 0 5 B 33/14	Α

Fターム(参考) 3K007 AB17 BA06 BB01 BB04 BB05

BB07 CA01 CB01 DA01 DB03

EA01 EB00 GA04

5C080 AA06 BB05 DD02 DD05 DD07

EE19 EE28 FF11 JJ02 JJ03

JJ04 JJ05 JJ06 KK02 KK07

KK43 KK47

5C094 AA03 AA23 AA53 AA55 BA03

BA27 CA19 CA25 DA09 DA13

DB01 DB04 EA04 EA05 EA07

EB02 FA01 FB01 FB12 FB14

FB15 FB20 GB10 JA01